| 摘要 |
Последовательно-параллельный адаптер, содержащий n-разрядный буферный регистр передатчика; n-разрядный регистр сдвига передатчика, n-разрядный буферный регистр приемника, n-разрядный регистр сдвига приемника, при этом цифровые выходы n-разрядного буферного регистра передатчика соединены с одноименными цифровыми входами n-разрядного регистра сдвига передатчика, а цифровые выходы n-разрядного регистра сдвига приемника соединены с одноименными цифровыми входами n-разрядного буферного регистра приемника, отличающийся тем, что устройство дополнительно содержит k-разрядный параллельный цифроаналоговый преобразователь, k-разрядный параллельный аналого-цифровой преобразователь; выходы k младших разрядов n-разрядного регистра сдвига передатчика соединены с k одноименными цифровыми входами k-разрядного параллельного цифроаналогового преобразователя, цифровые выходы k-разрядного параллельного аналого-цифрового преобразователя соединены с k старшими цифровыми входами n-разрядного регистра сдвига приемника. |
