发明名称 计算机及其计算机开机启动管理系统和方法
摘要 本发明涉及计算机及其计算机开机启动管理系统和方法。所述计算机开机启动管理系统包含在BIOS中的控制模块,其通过GPIO接口输出第一控制信号,第一控制信号的设置使得当开机时为第一电平,且确认BIOS一定能正常运行完毕时触发为第二电平;定时电路,其接收第一控制信号并计时,如果直到第一预定时间T<sub>H</sub>,第一控制信号仍保持为第一电平,则输出第二控制信号;开关电路,其在接收到第二控制信号时立即断开主板电源;清CMOS电路,其在接收到第二控制信号时延迟第二预定时间T<sub>D</sub>后,在第三预定时间T<sub>JCC</sub>期间持续拉低RTC RST信号以清除CMOS。实施本发明,无需任何人工操作或干预即能够自动恢复到上次正常开机的CMOS设置,并重启系统。
申请公布号 CN102221864B 申请公布日期 2014.11.05
申请号 CN201010147419.1 申请日期 2010.04.15
申请人 研祥智能科技股份有限公司 发明人 王志远;李宪;汪永安
分类号 G06F1/24(2006.01)I;G06F11/22(2006.01)I 主分类号 G06F1/24(2006.01)I
代理机构 深圳市顺天达专利商标代理有限公司 44217 代理人 高占元;纪媛媛
主权项 一种计算机开机启动管理系统,其特征在于,包括:包含在基本输入/输出系统中的控制模块,其通过通用输入/输出接口输出第一控制信号,所述第一控制信号的设置使得当开机时为第一电平,且确认基本输入/输出系统一定能正常运行完毕时触发为第二电平;定时电路,其接收所述第一控制信号并计时,如果直到第一预定时间TH,所述第一控制信号仍保持为第一电平,则输出第二控制信号;开关电路,其连接于所述定时电路,并在接收到所述第二控制信号时立即断开主板电源;清CMOS电路,其连接于所述定时电路,并在接收到所述第二控制信号时延迟第二预定时间TD后,在第三预定时间TJCC期间持续拉低CMOS的复位引脚信号以清除CMOS;其中,所述第一预定时间TH大于所述计算机的上电自检所需的时间,所述第二预定时间TD大于等于主板断电后南桥供电彻底耗尽所需时间,所述第三预定时间TJCC大于等于完成清除CMOS所需的时间;所述系统还包括非易失性随机访问存储器,其上存储有上一次有效的基本输入/输出系统设置信息;其中,完成CMOS清除后,用户对CMOS中存储的基本输入/输出系统设置信息进行配置,若所述计算机重启后确认用户配置的基本输入/输出系统设置信息能够正常开机,则将用户配置的基本输入/输出系统设置信息写入所述非易失性随机访问存储器,若否则所述控制模块使用存储在所述非易失性随机访问存储器中的所述上一次有效的基本输入/输出系统设置信息重启所述计算机;所述定时电路包括555触发器及开机等待时间调整电路,其中,所述555触发器的触发输入引脚与门限输入引脚相连以使其作为振荡器工作,输出引脚输出方波的高电平持续时间为所述第一预定时间TH;所述开机等待时间调整电路用于设定所述第一预定时间TH;所述开关电路包括受控于所述第二控制信号的第二开关器件(Q2)和第一开关器件(Q1),分别用于控制ATX电源与主板电源接口之间电源开启(PS_ON)信号的通/断以及ATX电源向主板提供的待机(SB)电压的通/断;所述清CMOS电路包括延时电路、施密特触发器及第五开关器件(Q5);其中,所述延时电路用于将所述第二控制信号延时第二预定时间TD后将其传送至所述施密特触发器,所述施密特触发器产生用于控制所述第五开关器件(Q5)的脉冲,从而控制CMOS复位引脚与地之间连接通路的通/断;所述脉冲的持续时间为第三预定时间TJCC。
地址 518057 广东省深圳市南山区高新中四道31号研祥科技大厦