发明名称 |
双AHB总线的视频处理片上系统 |
摘要 |
本发明公开了一种提高系统可靠性和数据传输速率的双AHB总线的视频处理片上系统,它包括两套作为内部高速数据通道的AHB总线和一套AHB总线,一套AHB总线连接处理器、通用内存控制器、以太网MAC控制器、调试支持单元和视频编码解码器,通用内存控制器连接外部存储器,外部存储器作为处理器运行的内存,同时也作为OSD图像和视频编解码的显示缓存,另一AHB总线连接视频输入处理单元、视频调试单元和SDRAM控制器,SDRAM控制器连接外部SDRAM,SDRAM作为视频通道输入和PIP视频的显示缓存,APB总线通过AHB/APB桥连接至AHB总线,APB总线上连接慢速IO设备控制器和访问模块寄存器,视频输出处理模块连接在两套AHB总线之间,视频输出处理模块采用直接内存存取的方式读取两套AHB总线上的数据。 |
申请公布号 |
CN102710890B |
申请公布日期 |
2014.11.05 |
申请号 |
CN201210100912.7 |
申请日期 |
2012.04.06 |
申请人 |
东莞中山大学研究院 |
发明人 |
陆许明;徐永键;梁明兰;郑勇飞;谭洪舟 |
分类号 |
H04N5/14(2006.01)I;G06F13/38(2006.01)I |
主分类号 |
H04N5/14(2006.01)I |
代理机构 |
广州凯东知识产权代理有限公司 44259 |
代理人 |
李俊康 |
主权项 |
一种双AHB总线的视频处理片上系统,其特征在于,它包括两套作为内部高速数据通道的AHB总线,以及两个分别控制两套AHB总线的AHB总线控制器,其中一套AHB总线连接通用的高性能处理单元,所述通用的高性能处理单元包括处理器、通用内存控制器、以太网MAC控制器和视频编码解码器;还包括慢速IO设备控制器和访问模块寄存器,所述慢速IO设备控制器和访问模块寄存器连接APB总线,APB总线通过AHB/APB桥连接至与通用的高性能处理单元相连的AHB总线上;另一套AHB总线连接视频高性能单元,所述视频高性能单元包括视频输入处理单元、视频调试单元和SDRAM控制器,SDRAM控制器连接外部SDRAM,该SDRAM作为视频通道输入和PIP视频的显示缓存,视频输出处理模块连接在两套AHB总线之间,视频输出处理模块采用直接内存存取的方式读取两套AHB总线上的数据。 |
地址 |
523808 广东省东莞市松山湖科技园区科学苑九号楼 |