DQS重新同步校准

摘要

本发明公开了读取接口电路，其促进使用源-同步时钟信号校准读取接口。在一个实施例中，可配置读取接口电路允许特定读取路径被配置用于校准目标器件的读取接口。特别地，提供了多个读取路径，每个读取路径具有可配置多路复用器(“MUX”)，其耦合到读取路径的捕获寄存器，以便多路复用器可被配置成选择耦合到捕获寄存器的反相输出的输入，或耦合到读取数据路径中在先寄存器的输入。当捕获寄存器的反相输出被选择时，在捕获寄存器的时钟输入提供的源-同步时钟信号(如DQS或延迟的DQS信号)导致在捕获寄存器输出的触发信号。在一个实施例中，提供该触发信号给由重新同步时钟信号计时的重新同步寄存器。对于重新同步时钟信号的各种可能相位，比较该触发信号和在耦合到重新同步时钟信号的触发寄存器产生的另一个触发信号，从而确定重新同步时钟信号的优选相位。对于其他读取路径，耦合到类似捕获寄存器的多路复用器被配置成选择耦合到读取路径中在先寄存器的输入，以便读取路径可用作进入数据信号(如，DQ信号)的路径。

主权项

一种包括多个读取数据路径的目标集成电路器件即目标IC器件的读取接口，所述读取数据路径包括：捕获寄存器，其包括被耦合以接收源‑同步时钟信号的时钟输入，该源‑同步时钟信号源自源电路器件提供的时钟信号；以及多路复用器，其包括至少第一输入和第二输入，所述第一输入耦合到所述捕获寄存器的反相数据输出，所述第二输入被耦合到所述读取数据路径中的在先数据寄存器的输出。