或非快闪存储器及其字线驱动器电路

摘要

本发明揭示一种或非快闪存储器的字线驱动器，其与存储器阵列耦接，存储器阵列具有若干组成为多个区段的存储器单元，且各区段具有与多个局部字线组合的主字线。该各局部字线分别经由局部字线驱动电路与该主字线耦接，该局部字线驱动电路主要由一第一MOS(金属氧化物半导体)晶体管以及第二MOS(金属氧化物半导体)晶体管所组成，该第一MOS(金属氧化物半导体)晶体管耦接于其对应的该主字线以及该局部字线之间，且该第二MOS(金属氧化物半导体)晶体管耦接于其对应的该局部字线以及第一偏压端之间。

主权项

一种NOR快闪存储器包括：具有多个存储器单元的存储器阵列，其中所述多个存储器单元被组成为多个区段，每个区段具有多个局部字线、主字线，以及多个仅有两个晶体管的局部字线驱动器电路，所述多个局部字线的每个局部字线通过所述多个仅有两个晶体管的局部字线驱动器电路中的一个被耦接到所述主字线，所述仅有两个晶体管的局部字线驱动器电路的每个具有耦接在所述主字线和所述局部字线之间的第一MOS晶体管以及耦接在所述局部字线和第一偏压端之间的第二MOS晶体管，其中所述第一MOS晶体管和所述第二MOS晶体管的栅极接收不同的控制信号，其中在选择的区段的编程操作过程中，所述第一偏压端被设定在负电压。