| 发明名称 | 降低集成电路RC延迟的方法 | ||
| 摘要 | 本发明提供了一种降低集成电路RC延迟的方法，包括：在多孔低介电常数材料中形成铜互连结构，并且在对铜互连结构进行化学机械研磨平坦化处理；在形成铜互连结构的多孔低介电常数材料表面生长铜扩散介质阻挡层；通过光刻和刻蚀工艺将铜互连结构之外的区域的铜扩散介质阻挡层去除，保留铜互连结构上的铜扩散介质阻挡层；再次进行低介电常数材料的生长，从而在保留的铜扩散介质阻挡层和多孔低介电常数材料上形成上部多孔低介电常数材料层；对上部多孔低介电常数材料层进行表面平坦化处理。 | ||
| 申请公布号 | CN104134629A | 申请公布日期 | 2014.11.05 |
| 申请号 | CN201410403716.6 | 申请日期 | 2014.08.15 |
| 申请人 | 上海华力微电子有限公司 | 发明人 | 雷通;桑宁波 |
| 分类号 | H01L21/768(2006.01)I;H01L23/522(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 王宏婧 |
| 主权项 | 一种降低集成电路RC延迟的方法，其特征在于包括：在多孔低介电常数材料中形成铜互连结构，并且在对铜互连结构进行平坦化处理；在形成铜互连结构的多孔低介电常数材料表面生长铜扩散介质阻挡层；通过光刻和刻蚀工艺将铜互连结构之外的区域的铜扩散介质阻挡层去除，保留铜互连结构上的铜扩散介质阻挡层；再次进行低介电常数材料的生长，从而在保留的铜扩散介质阻挡层和多孔低介电常数材料上形成上部多孔低介电常数材料层；对上部多孔低介电常数材料层进行表面平坦化处理。 | ||
| 地址 | 201203 上海市浦东新区张江开发区高斯路568号 | ||