发明名称 一种实现多虚级联组成员排序的方法及装置
摘要 本发明公开了一种实现多虚级联组成员排序的方法及装置,涉及光通信领域中虚级联技术。本发明方法包括:按照各VCG中最晚到达成员的到达时间的先后顺序,确定到达的所有VCG的排序队列,并对排列队列中各VCG依次进行成员排序;当设定的排序到调用排序结果的允许时间间隔到达时,调用各VCG的成员排序结果。本发明技术方案能通过一个排序电路有效实现多VCG的成员排序,大幅度降低了逻辑资源消耗。
申请公布号 CN101938320B 申请公布日期 2014.11.05
申请号 CN201010276021.8 申请日期 2010.09.07
申请人 中兴通讯股份有限公司 发明人 张思栋;成剑
分类号 H04J3/16(2006.01)I 主分类号 H04J3/16(2006.01)I
代理机构 北京安信方达知识产权代理有限公司 11262 代理人 解婷婷;龙洪
主权项 一种实现多虚级联组(VCG)成员排序的方法,其特征在于,该方法包括: 按照各VCG中最晚到达成员的到达时间的先后顺序,确定到达的所有VCG的排序队列,并对排列队列中各VCG依次进行成员排序; 当设定的排序到调用排序结果的最大允许时间间隔到达时,调用各VCG的成员排序结果; 其中,当设定的排序到调用排序结果的最大允许时间间隔到达时,调用各VCG的成员排序结果指: 当读方向复帧帧头开始时间到达时,读取该复帧对应的VCG的成员排序结果,其中,读方向复帧帧头开始的时间与该复帧对应的VCG最晚到达成员对应的子帧结尾时刻的时间间距等于所述排序到调用排序结果的最大允许时间间隔。 
地址 518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部