| 发明名称 | 一种基于沟槽介质隔离的双极集成电路芯片 | ||
| 摘要 | 本实用新型公开一种基于沟槽介质隔离的双极集成电路芯片，属于集成电路设计/制造领域，包括硅衬底，以及依次生长在硅衬底上的埋层、外延层和绝缘层，其中，所述外延层上设有基区、上隔离区、下隔离区和磷桥区，基区的外侧环绕设有基区沟槽，上隔离区的内外两侧均环绕设有上隔离沟槽，上述基区沟槽和上隔离沟槽为氧化层/多晶硅/氧化层填充结构的沟槽，所述沟槽槽深2-4微米，槽宽1.8-2.5微米。上述基于沟槽介质隔离的双极集成电路芯片，通过在上隔离区的内外两侧，以及基区的外侧设置环形沟槽，最大限度降低设计尺寸，同时提高BVCBO的最大耐压，实现在最小的间距内电极之间的电性能最大化。 | ||
| 申请公布号 | CN203932062U | 申请公布日期 | 2014.11.05 |
| 申请号 | CN201420328719.3 | 申请日期 | 2014.06.19 |
| 申请人 | 华越微电子有限公司 | 发明人 | 鄢细根;杨振;张晓新;朱国夫;余庆;廖洪志;赵铝虎;潘国刚;黄少南 |
| 分类号 | H01L27/082(2006.01)I;H01L29/06(2006.01)I;H01L21/8222(2006.01)I | 主分类号 | H01L27/082(2006.01)I |
| 代理机构 | 绍兴市越兴专利事务所 33220 | 代理人 | 蒋卫东 |
| 主权项 | 一种基于沟槽介质隔离的双极集成电路芯片，其特征在于：包括硅衬底，以及依次生长在硅衬底上的埋层、外延层和绝缘层，其中，所述外延层上设有基区、上隔离区、下隔离区和磷桥区，基区的外侧环绕设有基区沟槽，上隔离区的内外两侧均环绕设有上隔离沟槽，上述基区沟槽和上隔离沟槽为氧化层/多晶硅/氧化层填充结构的沟槽，所述沟槽槽深2‑4微米，槽宽1.8‑2.5微米。 | ||
| 地址 | 312000 浙江省绍兴市环城西路天光桥3号 | ||