一种面向直流微电网的三端口直流母线稳压模块

摘要

本发明公开了一种面向直流微电网的三端口直流母线稳压模块，由电力电子变换单元、信号处理单元和信号调理单元组成，电力电子变换单元由4个全桥拓扑、2个电容、高频变压器组成；4个全桥拓扑均由功率开关管搭建而成，2个电容为铝电解电容或钽电解电容；高频变压器由初级绕组、次级绕组和磁芯组成；信号处理单元由数字信号处理器、4个驱动芯片组成，数字信号处理器内装有信号处理软件，为具有模数转换功能、定时器、Flash存储器、4个以上PWM发生器的微处理器；本发明体积小，功率密度高，能维持直流微电网中直流母线电压的稳定，实现公用交流电网与直流微电网之间的电气隔离，且能实现微电网并网和孤岛模式之间的无缝切换。

主权项

一种面向直流微电网的三端口直流母线稳压模块，通过火线L、零线N与公用交流电网(11)相连，通过储能装置正极BAT+、储能装置负极BAT‑与储能装置(12)相连，通过直流母线的正端LINE+、直流母线的负端LINE‑与直流微电网中的直流母线(16)相连，其特征在于面向直流微电网的三端口直流母线稳压模块由电力电子变换单元、信号处理单元(600)和信号调理单元(700)组成；电力电子变换单元由第一全桥拓扑(100)、第一电容、第二电容、第二全桥拓扑(200)、第三全桥拓扑(300)、高频变压器(400)、第四全桥拓扑(500)组成；第一全桥拓扑(100)与公用交流电网(11)和第一电容相连，将公用交流电网(11)传来的交流信号转换为整流信号，并将整流信号输出给第一电容；第一电容与第一全桥拓扑(100)、第二全桥拓扑(200)相连，将第一全桥拓扑(100)传来的整流信号变为稳定的第一直流电压信号，并将第一直流电压信号输出给第二全桥拓扑(200)；第二全桥拓扑(200)与第一电容和高频变压器(400)相连，将第一直流电压信号转换为第一交流电压方波信号，并将第一交流电压方波信号传输给高频变压器(400)；第三全桥拓扑(300)与储能装置(12)、高频变压器(400)相连，将储能装置(12)提供的第二直流电压信号转换为第二交流电压方波信号，并将第二交流电压方波信号输到给高频变压器(400)；高频变压器(400)与第二全桥拓扑(200)、第三全桥拓扑(300)和第四全桥拓扑(500)相连，将第一交流电压方波信号耦合到第四全桥拓扑(500)的输入端，将第二交流电压方波信号也耦合到第四全桥拓扑(500)的输入端；第四全桥拓扑(500)与高频变压器(400)和第二电容相连，将第一交流电压方波信号变为第三直流电压信号输出到直流母线，并将第二交流电压方波信号转换为第四直流电压信号输出给直流母线；第二电容与第四全桥拓扑(500)和直流母线(16)相连；信号调理单元(700)与公用交流电网(11)、储能装置(12)、第一电容、直流母线(16)和信号处理单元(600)相连，将公用交流电网(11)传递过来的交流电压信号(V_AC)和交流电流信号(I_AC)分别调理成电网电压信号(V_grid)和电网电流信号(I_grid)送至信号处理单元(600)；将第一电容提供的第一直流电压信号(V_DC1)调理成第一电容电压(V_C)送至信号处理单元(600)；将储能装置(12)传递过来的第二直流电压信号(V_DC2)调理成储能装置电压信号(V_storage)送至信号处理单元(600)；将流过储能装置(12)的第二直流电流信号(I_DC2)调理成储能装置电流信号(I_storage)送至信号处理单元(600)；将直流母线(16)提供的第三直流电压信号(V_DC3)调理成直流母线电压信号(V_Line)送至信号处理单元(600)；将流过直流母线(16)的第三直流电流信号(I_DC3)调理成直流母线电流信号(I_Line)送至信号处理单元(600)；信号处理单元(600)和第一全桥拓扑(100)、第二全桥拓扑(200)、第三全桥拓扑(300)、第四全桥拓扑(500)和信号调理单元(700)相连，对信号调理单元(700)传递过来的电网电压信号(V_grid)、电网电流信号(I_grid)、储能装置电压信号(V_storage)、储能装置电流信号(I_storage)、第一电容电压信号(V_C)、直流母线电压信号(V_Line)、直流母线电流信号(I_Line)进行处理，将处理之后的结果转换为驱动脉冲信号送至第一全桥拓扑(100)、第二全桥拓扑(200)、第三全桥拓扑(300)和第四全桥拓扑(500)的脉冲输入端；第一全桥拓扑(100)由四个功率开关管组成，第一功率开关管(S1)的第二端与第二功率开关管(S2)的第二端相连，第一功率开关管(S1)的第三端连接到第三功率开关管(S3)的第二端；第二功率开关管(S2)的第二端既与第一功率开关管(S1)的第二端相连，又连接到第一电容的正极，第二功率开关管(S2)的第三端连接到第四功率开关管(S4)的第二端，并连接到公用交流电网的零线N；第三功率开关管(S3)的第二端连接到第一功率开关管(S1)的第三端，并连接到公用交流电网的火线L；第三功率开关管(S3)的第三端连接到第四功率开关管(S4)的第三端；第四功率开关管(S4)的第二端连接到第二功率开关管(S2)的第三端，第四功率开关管(S4)的第三端既与第三功率开关管(S3)的第三端相连，又连接到第一电容的负极；第一全桥拓扑(100)中的功率开关管(S1)的第一端与功率开关管S4的第一端均为第一全桥拓扑(100)脉冲输入端的正端M1+，第一全桥拓扑(100)中的功率开关管(S2)的第一端与功率开关管(S3)的第一端均为第一全桥拓扑(100)脉冲输入端的负端M1‑；第一全桥拓扑(100)的脉冲输入端与信号处理单元(600)相连。第一电容和第二电容均为铝电解电容或钽电解电容；高频变压器(400)是一个三端口器件，由初级绕组、次级绕组和磁芯组成，其初级绕组由初级第一绕组和初级第二绕组构成；第二全桥拓扑(200)由四个功率开关管组成，第五功率开关管(S5)的第二端与第一电容的正极、第六功率开关管(S6)的第二端相连，第五功率开关管(S5)的第三端与第七功率开关管(S7)的第二端相连，并连接到高频变压器(400)的初级第一绕组的同名端；第六功率开关管(S6)的第二端连接到第五功率开关管(S5)的第二端，第六功率开关管(S6)的第三端与第八功率开关管(S8)的第二端相连，并连接到高频变压器(400)的初级第一绕组的异名端；第七功率开关管(S7)的第二端连接到第五功率开关管(S5)的第三端，第七功率开关管(S7)的第三端连接到第一电容的负极，并与第八功率开关管(S8)的第三端相连；第八功率开关管(S8)的第二端连接到第六功率开关管(S6)的第三端，第八功率开关管(S8)的第三端连接到第七功率开关管(S7)的第三端；第二全桥拓扑(200)中的功率开关管(S5)的第一端与功率开关管(S8)的第一端均为第二全桥拓扑(200)脉冲输入端的正端(M2+)，第二全桥拓扑(200)中的功率开关管(S6)的第一端与功率开关管(S7)的第一端均为第二全桥拓扑(200)形脉冲输入端的负端(M2‑)；第二全桥拓扑(200)的脉冲输入端与信号处理单元(600)相连；第三全桥拓扑(300)由四个功率开关管组成，第九功率开关管(S9)的第二端与储能装置的正极(BAT+)、第十功率开关管(S10)的第二端相连，第九功率开关管(S9)的第三端连接到第十一功率开关管(S11)的第二端，并均连接到高频变压器(400)的初级第二绕组的同名端；第十功率开关管(S10)的第二端连接到第九功率开关管(S9)的第二端，第十功率开关管(S10)的第三端连接到第十二功率开关管(S12)的第二端，并连接到高频变压器(400)的初级第二绕组的异名端；第十一功率开关管(S11)的第二端连接到第九功率开关管(S9)的第三端，第十一功率开关管(S11)的第三端与储能装置的负极(BAT‑)、第十二功率开关管(S12)的第三端相连；第十二功率开关管(S12)的第二端连接到第十功率开关管(S10)的第三端，第十二功率开关管(S12)的第三端连接到第十一功率开关管(S11)的第三端；第三全桥拓扑(300)中的功率开关管(S9)的第一端与功率开关管(S12)的第一端均为第三全桥拓扑(300)脉冲输入端的正端(M3+)，第三全桥拓扑(300)中的功率开关管(S10)的第一端与功率开关管(S11)的第一端均为第三全桥拓扑(300)形脉冲输入端的负端(M3‑)；第三全桥拓扑(300)的脉冲输入端与信号处理单元(600)相连；第四全桥拓扑(500)由四个功率开关管组成，第十三功率开关管(S13)的第二端与直流母线的正端(LINE+)、第十四功率开关管(S14)的第二端相连，第十三功率开关管(S13)的第三端与第十五功率开关管(S15)的第二端相连，且连接到高频变压器(400)的次级绕组的同名端；第十四功率开关管(S14)的第二端连接到第十三功率开关管(S13)的第二端，第十四功率开关管(S14)的第三端连接到第十六功率开关管(S16)的第二端，且连接到高频变压器(400)的次级绕组的异名端；第十五功率开关管(S15)的第二端连接到第十三功率开关管(S13)的第三端，第十五功率开关管(S15)的第三端连接到第十六功率开关管(S16)的第三端；第十六功率开关管(S16)的第二端连接到第十四功率开关管(S14)的第三端，第十六功率开关管(S16)的第三端与第十五功率开关管(S15)的第三端、直流母线的负端(LINE‑)相连；第四全桥拓扑(500)中的功率开关管(S13)的第一端与功率开关管(S16)的第一端均为第四全桥拓扑(500)脉冲输入端的正端(M4+)，第四全桥拓扑(500)中的功率开关管(S14)的第一端与功率开关管(S15)的第一端均为第四全桥拓扑(500)形脉冲输入端的负端(M4‑)；第四全桥拓扑(500)的脉冲输入端与信号处理单元(600)相连；信号处理单元(600)由数字信号处理器、4个驱动芯片组成，数字信号处理器选用具有模数转换功能、定时器、Flash存储器、4个以上PWM发生器的微处理器；数字信号处理器的Flash存储器存有正弦函数表和固定数值D；PWM发生器均具有超前移相控制寄存器、滞后移相控制寄存器、启停控制寄存器；第一PWM发生器与第一驱动芯片相连，根据从正弦函数表获得的正弦函数值向第一驱动芯片输出正弦脉冲即第一脉冲信号；第二PWM发生器与第二驱动芯片相连，根据固定数值D向第二驱动芯片输出第二脉冲信号；第三PWM发生器与第三驱动芯片相连，根据固定数值D向第三驱动芯片输出第三脉冲信号；第四PWM发生器与第四驱动芯片相连，根据固定数值D向第四驱动芯片输出第四脉冲信号；驱动芯片包括第一驱动芯片、第二驱片、第三驱动芯片和第四驱动芯片；第一驱动芯片与第一PWM发生器和第一全桥拓扑(100)相连，将第一PWM发生器传递过来的第一脉冲信号转换成第一正驱动信号和第一负驱动信号，并将第一正驱动信号传递到第一全桥拓扑(100)脉冲输入端的正端(M1+)，将第一负驱动信号传递到第一全桥拓扑(100)脉冲输入端的负端(M1‑)；第二驱动芯片与第二PWM发生器和第二全桥拓扑(200)相连，将第二PWM发生器传递过来的第二脉冲信号转换成第二正驱动信号和第二负驱动信号，并将第二驱动信号传递到第二全桥拓扑(200)脉冲输入端的正端(M2+)，将第二负驱动信号传递到第二全桥拓扑(200)脉冲输入端的负端(M2‑)；第三驱动芯片与第三PWM发生器和第三全桥拓扑(300)相连，将第三PWM发生器传递过来的第三脉冲信号转换成第三正驱动信号和第三负驱动信号，将第三正驱动信号传递给第三全桥拓扑(300)脉冲输入端的正端(M3+)，将第三负驱动信号传递给第三全桥拓扑(300)脉冲输入端的负端(M3‑)；第四驱动芯片与第四PWM发生器和第四全桥拓扑(500)相连，将第四PWM发生器传递过来的第四脉冲信号转换成第四正驱动信号和第四负驱动信号，并将第四正驱动信号传递到第四全桥拓扑(500)脉冲输入端的正端(M4+)，将第四正驱动信号传递到第四全桥拓扑(500)脉冲输入端的负端(M4‑)；数字信号处理器内装有信号处理软件；信号调理单元(700)由1路交流电压检测电路、1路交流电流检测电路、3路直流电压检测电路和2路直流电流检测电路组成。