发明名称 |
非平面栅极全包围器件及其制造方法 |
摘要 |
说明了一种非平面栅极全包围器件及其制造方法。在一个实施例中,器件包括衬底,所述衬底包含具有第一晶格常数的顶部表面。嵌入式外延源极区和嵌入式外延漏极区形成在所述衬底的顶部表面上。嵌入式外延源极区和嵌入式外延漏极区具有与所述第一晶格常数不同的第二晶格常数。具有第三晶格的沟道纳米线形成于嵌入式外延源极区和嵌入式外延漏极区之间,并与它们耦合。在一个实施例中,第二晶格常数和第三晶格常数与第一晶格常数不同。沟道纳米线包括最底部的沟道纳米线,底部栅极隔离物形成于最底部的沟道纳米线下方的衬底的顶部表面上。栅极电介质层形成于每一条沟道纳米线之上和周围。栅极电极形成于栅极电介质层上,并围绕每一条沟道纳米线。 |
申请公布号 |
CN104126228A |
申请公布日期 |
2014.10.29 |
申请号 |
CN201180076433.X |
申请日期 |
2011.12.23 |
申请人 |
英特尔公司 |
发明人 |
W·拉赫马迪;R·皮拉里塞泰;V·H·勒;J·T·卡瓦列罗斯;R·S·周;J·S·卡治安 |
分类号 |
H01L29/78(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
王英;陈松涛 |
主权项 |
一种半导体器件,包括:衬底,所述衬底具有顶部表面,所述顶部表面具有第一晶格常数;嵌入式外延源极区和嵌入式外延漏极区,所述嵌入式外延源极区和嵌入式外延漏极区布置在所述衬底的所述顶部表面上,所述嵌入式外延源极区和嵌入式外延漏极区具有与所述第一晶格常数不同的第二晶格常数;多条沟道纳米线,所述多条沟道纳米线具有与所述第一晶格常数不同的第三晶格常数,所述多条沟道纳米线耦合到所述嵌入式外延源极区和嵌入式外延漏极区,并且所述多条沟道纳米线包括最底部的沟道纳米线;栅极电介质层,所述栅极电介质层布置在每一条沟道纳米线上且包围每一条沟道纳米线;以及栅极电极,所述栅极电极布置在所述栅极电介质层上并围绕每一条沟道纳米线。 |
地址 |
美国加利福尼亚 |