发明名称 一种非易失性布尔逻辑运算电路及其操作方法
摘要 本发明公开了一种非易失性布尔逻辑运算电路及其操作方法,布尔逻辑运算电路具有两个输入端和一个输出端,包括第一阻变元件M1和第二阻变元件M2;第一阻变元件M1的负极作为逻辑运算电路的第一输入端,第二阻变元件M2的负极作为逻辑运算电路的第二输入端,第二阻变元件M2的正极与第一阻变元件M1的正极连接后作为逻辑运算电路的输出端。本发明通过对非易失性布尔逻辑运算电路进行操作可实现至少16种基本布尔逻辑操作。通过两个阻变元件搭建的逻辑电路,可根据需求实现至少16种基本布尔逻辑运算,逻辑运算的结果直接存储在阻变元件的电阻状态中,实现了计算和存储的融合,并且逻辑电路所需的器件数少、操作简单,因此,可以节省计算功耗和时间,提高计算效率。
申请公布号 CN104124960A 申请公布日期 2014.10.29
申请号 CN201410279445.8 申请日期 2014.06.20
申请人 华中科技大学 发明人 缪向水;周亚雄;李祎;孙华军
分类号 H03K19/173(2006.01)I 主分类号 H03K19/173(2006.01)I
代理机构 华中科技大学专利中心 42201 代理人 廖盈春
主权项 一种非易失性布尔逻辑运算电路,其具有两个输入端和一个输出端,其特征在于,包括第一阻变元件M1和第二阻变元件M2; 所述第一阻变元件M1的负极(511)作为逻辑运算电路的第一输入端,所述第二阻变元件M2的负极(521)作为逻辑运算电路的第二输入端,所述第二阻变元件M2的正极(522)与所述第一阻变元件M1的正极(512)连接后作为所述逻辑运算电路的输出端。 
地址 430074 湖北省武汉市洪山区珞喻路1037号