发明名称 | 具有应力减缓层的集成电路装置 | ||
摘要 | 本发明揭示一种集成电路装置,包含具有覆盖NMOS闸极薄膜堆栈(122)的拉伸应力层(141)的双应力衬垫NMOS装置(110)、具有覆盖PMOS闸极薄膜堆栈(123)的压缩应力层(142)的双应力衬垫PMOS装置(111)、具有一延伸于该拉伸应力层(141)和NMOS闸极薄膜堆栈(124)之间的应力减缓层(131a)的减缓应力双应力衬垫NMOS装置(112),以及具有一延伸于该压缩应力层(142)和PMOS闸极薄膜堆栈(125)之间的应力减缓层(131b)的减缓应力双应力衬垫PMOS装置(113)。在本发明的实施例之中,藉由改变前述应力减缓层(132a、132b)的厚度及/或材料性质,以形成额外的减缓应力双应力衬垫NMOS装置(114)和减缓应力双应力衬垫PMOS装置(115)。 | ||
申请公布号 | CN102388452B | 申请公布日期 | 2014.10.29 |
申请号 | CN201080015770.3 | 申请日期 | 2010.03.18 |
申请人 | 吉林克斯公司 | 发明人 | 薛密·沙道奇 |
分类号 | H01L21/8238(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
代理机构 | 北京银龙知识产权代理有限公司 11243 | 代理人 | 许静;黄灿 |
主权项 | 一种集成电路装置,包含:一双应力衬垫NMOS装置,包含一覆盖一第一NMOS闸极薄膜堆栈的拉伸应力层;一双应力衬垫PMOS装置,包含一覆盖一第一PMOS闸极薄膜堆栈的压缩应力层;一减缓应力双应力衬垫NMOS装置,具有一延伸于该拉伸应力层和一第二NMOS闸极薄膜堆栈之间的应力减缓层;以及一减缓应力双应力衬垫PMOS装置,该应力减缓层延伸于该压缩应力层和一第二PMOS闸极薄膜堆栈之间;其中该减缓应力双应力衬垫NMOS装置和该减缓应力双应力衬垫PMOS装置减缓来自该双应力衬垫NMOS装置及该双应力衬垫PMOS装置的应力。 | ||
地址 | 美国加利福尼亚州 |