微处理器及用于微处理器上增强精确度乘积和计算的方法

摘要

一种微处理器(10)，包括：至少一个通用寄存器(12)，配置成存储和提供多个目的地比特给乘法单元(14)；控制单元(18)，适合于提供至少一个乘法高位指令(20)和乘法高位和累加指令(22)给乘法单元。该乘法单元还配置成接收至少第一和第二源操作数(24、26)，第一和第二源操作数各自具有关联的源比特数目，并且相关的源比特数目之和超过目的地比特数目；连接至包括至少一个高速缓存条目的寄存器扩展高速缓存(28)，至少一个高速缓存条目配置成存储及提供多个精确度增强比特；以及适合于存储结果操作数的目的地部分在该通用寄存器中、及存储该结果操作数的精确度增强部分在该高速缓存条目中。根据接收到的指令，该结果操作数由乘法高位运算产生，或由乘法高位和累加运算产生。

主权项

一种微处理器(10)，包括：乘法单元(14)；至少一个通用寄存器(12)，配置成存储多个目的地比特并将所述多个目的地比特提供给所述乘法单元(14)；控制单元(18)，适合于将至少乘法高位指令(20)以及乘法高位和累加指令(22)提供给所述乘法单元；所述乘法单元还：配置成接收至少第一和第二源操作数(24、26)，所述第一和第二源操作数(24、26)各自具有关联的源比特数目，并且所述关联的源比特数目之和超过目的地比特数目；连接至寄存器扩展高速缓存(28)，所述扩展高速缓存(28)包括至少一个配置成存储和提供精确度增强比特的高速缓存条目；以及适合于：将结果操作数中包括高位比特的目的地部分存储在所述通用寄存器中；以及将所述结果操作数中包括低位比特的精确度增强部分存储在所述高速缓存条目中；当接收所述乘法高位指令时，所述结果操作数由乘法高位运算产生，以及当接收所述乘法高位和累加运算指令时，所述结果操作数由乘法高位和累加运算产生，其中，所述乘法高位和累加运算包括：使用中间结果操作数与拼接之和，来产生所述结果操作数，其中所述拼接是先前存储在所述至少一个通用寄存器中的先前目的地部分与先前存储在所述至少一个高速缓存条目中的对应的先前精确度增强部分的拼接，所述中间结果操作数是使用所述至少第一和第二源操作数根据乘法高位运算来产生的。