发明名称 ネットワークパケットの並列処理
摘要 <p>パケット処理回路は、複数のヘッダ抽出回路(208〜214)と、複数のヘッダ抽出回路に接続されたスケジューリング回路(206)とを備える。スケジューリング回路は、複数のデータレーンを有するデータバス(202)からそれぞれのパケットのヘッダデータを抽出することを要求するヘッダデータ抽出要求を1つ以上受ける(302)ように構成される。スケジューリング回路は、各要求に応じて、要求によって指定されたそれぞれのヘッダを含む複数のデータレーンの第1のサブセットを決定し(304)、複数のデータレーンの第1のサブセットからそれぞれのヘッダデータを抽出するために、複数のヘッダ抽出回路のうち対応する1つのヘッダ抽出回路を割当てる(306)。</p>
申请公布号 JP2014528685(A) 申请公布日期 2014.10.27
申请号 JP20140535711 申请日期 2012.05.17
申请人 发明人
分类号 H04L12/931;H04L12/775 主分类号 H04L12/931
代理机构 代理人
主权项
地址