一种TD-LTE综测仪的多环合成本振装置

摘要

本发明涉及一种TD-LTE综测仪的多环合成本振装置，包括FPGA控制器，其输出端分别与直接数字合成电路、偏置环电路的输入端相连，直接数字合成电路、DAC预置电路以及偏置环电路的输出端均与主环电路的输入端相连，主环电路采用第一压控振荡器VCO，偏置环电路采用第二压控振荡器VCO。本发明根据TD-LTE终端射频一致性测试设备的要求，利用主环电路和偏置环电路组成多环结构，且该多环结构采用成本较低的压控振荡器VCO，在保证高纯、高分辨率、低成本的同时，保证了TD-LTE综测仪的射频设计指标满足3GPP要求。此外，该装置也可借鉴于其他的频率合成场合，具有较强的通用性。

主权项

一种TD‑LTE综测仪的多环合成本振装置，其特征在于：包括FPGA控制器（1），其输出端分别与直接数字合成电路（2）、偏置环电路（3）的输入端相连，直接数字合成电路（2）、DAC预置电路（5）以及偏置环电路（3）的输出端均与主环电路（4）的输入端相连，主环电路（4）采用第一压控振荡器VCO，偏置环电路（3）采用第二压控振荡器VCO；所述的直接数字合成电路（2）包括相位累加器，其输入端与FPGA控制器（1）的输出端相连，其输出端与D/A转换器的输入端相连，D/A转换器的输出端与主环电路（4）的输入端相连；所述的主环电路（4）包括第一鉴相器，其输入端与直接数字合成电路（2）的输出端相连，其输出端通过第一低通滤波器与第一压控振荡器VCO的输入端相连，第一压控振荡器VCO的输出端与第一功分匹配电路的输入端相连，第一功分匹配电路的输出端与混频电路的输入端相连，混频电路的输出端与中频放大电路的输入端相连，中频放大电路的输出端与固定分频器的输入端相连，固定分频器的输出端与鉴相器的输入端相连；所述的偏置环电路（3）包括集成鉴相器，其输入端与FPGA控制器（1）的输出端相连，其输出端通过第二低通滤波器与第二压控振荡器VCO的输入端相连，第二压控振荡器VCO的输出端与第二功分匹配电路的输入端相连，第二功分匹配电路的输出端分别与主环电路（4）的混频电路、2分频器的输入端相连，2分频器的输出端与集成鉴相器的输入端相连。