移位寄存器单元、移位寄存器、阵列基板及显示装置

摘要

本发明公开了一种移位寄存器单元、移位寄存器、阵列基板及显示装置，包括：电平控制模块，与栅极信号生成模块相连接，电平控制模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、以及第五薄膜晶体管；其中，第一薄膜晶体管的漏极分别与第二薄膜晶体管的源极及第四薄膜晶体管的栅极相连接，第二薄膜晶体管的栅极与第三薄膜晶体管的栅极相连接，第三薄膜晶体管的漏极分别与第四薄膜晶体管的源极及第五薄膜晶体管的栅极相连接，第五薄膜晶体管的源极分别与第二薄膜晶体管的漏极及第三薄膜晶体管的源极相连接。采用本发明，在移位寄存器单元未被选择时，能维持栅线的电位处于拉低状态，进而保证移位寄存器的工作寿命。

主权项

一种移位寄存器单元，包括：输入模块、栅极信号生成模块、以及输出模块；其特征在于，该移位寄存器单元还包括：电平控制模块，与栅极信号生成模块相连接；所述电平控制模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、以及第五薄膜晶体管；其中，第一薄膜晶体管的漏极分别与第二薄膜晶体管的源极及第四薄膜晶体管的栅极相连接，第二薄膜晶体管的栅极与第三薄膜晶体管的栅极相连接，第三薄膜晶体管的漏极分别与第四薄膜晶体管的源极及第五薄膜晶体管的栅极相连接，第五薄膜晶体管的源极分别与第二薄膜晶体管的漏极及第三薄膜晶体管的源极相连接；第一薄膜晶体管的栅极及源极均与输入模块的第一时钟信号输入端或第二时钟信号输入端相连接，第四薄膜晶体管的漏极与所述第一时钟信号输入端或第二时钟信号输入端相连接，第二薄膜晶体管的漏极及第三薄膜晶体管的源极均与输入模块的低电压信号输入端相连接，第五薄膜晶体管的漏极与输出模块相连接，第二薄膜晶体管的栅极与第三薄膜晶体管的栅极的连接点与栅极信号生成模块的电容相连接。