相关双采样电路和可变增益放大器一体化电路

摘要

本发明提供了一种相关双采样电路和可变增益放大器一体化电路，包括：二级运算放大器；第一开关S1，第二开关S2，第三开关S3，第四开关S4，第五开关S5，第六开关S6，第七开关S7，第八开关S8，所述第一开关S1的第二端、所述第四开关S4的第二端和所述第二开关S2的第一端共同连接到M节点第一电容阵列CA，其第一端与M节点连接，其第二端与所述二级运算放大器的正输入端V_I+相连；第二电容阵列CB，其第一端与N节点连接，其第二端与所述二级运算放大器的负输入端V_I-相连。本发明提出的CDS和VGA一体化电路，通过避免在VGA中使用运放，很大程度地改善了系统的面积和功耗，同时，由于减小了运放引入的噪声，也给系统的信噪比带来了明显提升。

主权项

一种相关双采样电路和可变增益放大器一体化电路，其特征在于，所述相关双采样电路和可变增益放大器一体化电路包括：二级运算放大器；第一开关S1，其第一端与第一参考电平V_refB相连，其第二端通过第一电容C_{_F+}与所述二级运算放大器的正输入端V_I+相连；第二开关S2，其第二端与所述二级运算放大器的负输出端V_O‑连接；第三开关S3，连接于所述二级运算放大器的第一级正输出端V_X和所述二级运算放大器的正输入端V_I+之间；第四开关S4，其第一端与第二参考电平V_refM相连，其第二端与所述第二开关S2的第一端连接；第五开关S5，其第一端与第二参考电平V_refM相连；第六开关S6，其第一端与第五开关S5的第二端相连，其第二端与所述二级运算放大器的正输出端V_O+连接；第七开关S7，连接于所述二级运算放大器的第一级负输出端V_Y和所述二级运算放大器的负输入端V_I‑之间；第八开关S8，其第一端与第三参考电平V_refT相连，其第二端通过第二电容C_{_F‑}与所述二级运算放大器的负输入端V_I‑连接；所述第一开关S1的第二端、所述第四开关S4的第二端和所述第二开关S2的第一端共同连接到M节点；所述第五开关S5的第二端、所述第八开关S8的第二端和所述第六开关S6的第一端共同连接到N节点；第一电容阵列CA，其第一端与M节点连接，其第二端与所述二级运算放大器的正输入端V_I+相连；第二电容阵列CB，其第一端与N节点连接，其第二端与所述二级运算放大器的负输入端V_I‑相连。