发明名称 电子元器件及其制造方法
摘要 本发明提供一种可抑制围绕在各线圈导体周围的磁通导致产生磁饱和的电子元器件及其制造方法。准备具有第1Ni含有率的绝缘体层(19)。在绝缘体层(19)上形成线圈导体(18)。在绝缘体层(19)上除线圈导体(18)以外的部分上形成具有高于第1Ni含有率的第2Ni含有率的绝缘体层(16)。绝缘体层(16、19)及线圈导体(18)构成单位层(17)。层叠单位层(17)及绝缘体层(15)以获得层叠体(12)。之后,将层叠体(12)进行烧成。在将层叠体(12)进行烧成的工序之后,被绝缘体层(19)中的线圈导体(18)从z轴方向的两侧夹住的第1部分中的Ni含有率低于绝缘体层(19)中除第1部分以外的第2部分中的Ni含有率。
申请公布号 CN102804292B 申请公布日期 2014.10.22
申请号 CN201080028775.X 申请日期 2010.05.19
申请人 株式会社村田制作所 发明人 内田胜之
分类号 H01F17/00(2006.01)I;H01F41/04(2006.01)I 主分类号 H01F17/00(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 张鑫
主权项 一种电子元器件的制造方法,包括:形成层叠体的工序,所述层叠体内设有将多个线圈导体在从层叠方向俯视时彼此重合的状态下进行连接而构成的螺旋状线圈,由多个第1单位层经连续层叠而构成,所述第1单位层包括具有第1Ni含有率的第1绝缘体层、设于该第1绝缘体层上的所述线圈导体、以及第2绝缘体层,所述第2绝缘体层具有高于所述第1Ni含有率的第2Ni含有率,设于该第1绝缘体层上除该线圈导体以外的部分上;以及将所述层叠体进行烧成的工序,在将所述层叠体进行烧成的工序之后,被所述第1绝缘体层中的所述线圈导体从层叠方向的两侧夹住的第1部分中的Ni含有率低于所述第1绝缘体层中除该第1部分以外的第2部分中的Ni含有率。
地址 日本京都府