发明名称 |
垂直通道电晶体阵列及其制造方法 |
摘要 |
一种垂直通道电晶体阵列,包括多条埋入式位元线、多条位元线接触窗、多个埋入式字元线与漏电流隔离结构。多个半导体柱构成垂直通道电晶体的主动区。多条埋入式位元线平行设置于半导体基底中,在行方向延伸。多条位元线接触窗分别设置于埋入式位元线的一侧。多个埋入式字元线,平行设置于埋入式位元线上方,在列方向延伸,且隔着闸介电层而连接同一列之半导体柱。漏电流隔离结构设置于埋入式位元线末端部分,以避免相邻位元线接触窗之间产生漏电流。 |
申请公布号 |
TWI458068 |
申请公布日期 |
2014.10.21 |
申请号 |
TW099127783 |
申请日期 |
2010.08.19 |
申请人 |
力晶科技股份有限公司 新竹市新竹科学工业园区力行一路12号 |
发明人 |
小林平治;永井享浩 |
分类号 |
H01L23/52;H01L27/108;H01L21/76;H01L21/8242 |
主分类号 |
H01L23/52 |
代理机构 |
|
代理人 |
詹铭文 台北市中正区罗斯福路2段100号7楼之1;叶璟宗 台北市中正区罗斯福路2段100号7楼之1 |
主权项 |
一种垂直通道电晶体阵列,包括:多个半导体柱,设置于一半导体基底中,排列成一行和列的阵列,各该些半导体柱构成一垂直通道电晶体的主动区;多条埋入式位元线,填入多个位于该半导体基底中之沟渠,该些埋入式位元线平行设置并且在一行方向延伸;多条位元线接触窗,分别设置于该些埋入式位元线的一侧面并且接触各该半导体柱之一侧面,该些埋入式位元线分别经由该些位元线接触窗电性连接同一行之该些半导体柱;多条埋入式字元线,填入多个位于该半导体基底中之沟渠,该些埋入式字元线平行设置于该些埋入式位元线上方,在一列方向延伸,且隔着一闸介电层而连接同一列之该些半导体柱;以及一漏电流隔离结构,设置于该些埋入式位元线末端部分,以避免相邻该些位元线接触窗之间产生漏电流。 |
地址 |
新竹市新竹科学工业园区力行一路12号 |