| 摘要 |
<p>L'invention concerne une cellule mémoire comprenant des premier et deuxième éléments résistifs (202, 204) couplés respectivement entre des premier et deuxième noeuds de mémorisation et des premier et deuxième noeuds intermédiaires, au moins l'un d'eux étant programmable pour prendre l'un d'au moins deux états résistifs (Rmin, Rmax) ; un troisième transistor (220) couplé entre les premier et deuxième noeuds intermédiaires ; un quatrième transistor (502) couplé entre le premier noeud de mémorisation (206, 210) et un noeud d'entrée de données (506) ; et un circuit de commande agencé, pendant une phase d'écriture, pour activer les troisième et quatrième transistors et pour coupler le noeud d'entrée de données à une deuxième tension d'alimentation (VDD, GND) par l'intermédiaire d'un premier bloc de circuit (508) pour générer un courant dans une première direction à travers les premier et deuxième éléments résistifs pour programmer l'état résistif d'au moins l'un des éléments.</p> |
