| 摘要 |
依据一实施例,一种用于适应性粒度列缓冲器(AG-RB)快取之方法可包括决定是否快取资料至一RB快取记忆体,及藉一处理器或一记忆体端逻辑,调整快取至该RB快取记忆体用于不同记忆体存取的资料量,诸如动态随机存取记忆体(DRAM)存取。依据另一实施例,一种AG-RB快取装置可包括一3D堆叠DRAM,包含含一或多个DRAM排组的多个DRAM晶粒,及含一RB快取记忆体的一逻辑晶粒。该AG-RB快取装置可进一步包含一处理器晶粒包含含一预测器模组的一记忆体控制器,以决定是否快取资料至该RB快取记忆体,及调整快取至该RB快取记忆体用于不同DRAM存取的资料量 |
