| 摘要 |
本文所描述之混合式动态-静态编码器可组合动态及静态结构及逻辑设计特征,该等动态及静态结构及逻辑设计特征策略上分割动态网及逻辑以实质上消除冗余且藉此在具有一等效逻辑延迟的情况下提供相对于一完全动态编码器之区域节省、电力节省及泄漏节省。举例而言,该混合式动态-静态编码器可包括相同的顶部半部及底部半部,该顶部半部及该底部半部可经组合以产生最终经编码索引输出、命中输出及多命中输出。每一编码器半部可将一动态网用于每一索引位元,其中与一搜寻键匹配之列被加圆点。若一列已被加圆点以指示该列与该搜寻键匹配,则与其相关联的该等动态网可经评估以反映与该列相关联之索引。因此,该混合式动态-静态编码器可具有一缩减之较小动态网集合,其充分利用横越索引动态网、命中动态网及多命中动态网之冗余下拉结构。 |
