发明名称 | 一种带U形沟槽的功率器件的制造方法 | ||
摘要 | 本发明属于半导体功率器件制造技术领域,特别是涉及一种带U形沟槽的功率器件的制造方法。本发明是在半导体衬底内先形成第一U型沟槽,然后以第一U型沟槽侧壁上的绝缘介质层为掩膜刻蚀半导体衬底,在第一U型沟槽下方的半导体衬底内形成第二U型沟槽,之后在第二U型沟槽的表面氧化形成厚的场氧化层,再在第一U型沟槽的侧壁表面氧化形成薄的栅氧化层,最后再进行多晶硅栅极的淀积以及沟道区和源区的掺杂。本发明具有工艺过程简单可靠、易于控制等优点,可降低U形沟槽的功率器件的生产成本和提高其成品率。 | ||
申请公布号 | CN104103523A | 申请公布日期 | 2014.10.15 |
申请号 | CN201410357033.1 | 申请日期 | 2014.07.25 |
申请人 | 苏州东微半导体有限公司 | 发明人 | 林曦;王鹏飞;刘伟;刘磊;龚轶 |
分类号 | H01L21/336(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
代理机构 | 南京经纬专利商标代理有限公司 32200 | 代理人 | 吴树山 |
主权项 | 一种带U形沟槽的功率器件的制造方法,它包括起始步骤:(1)在第一种掺杂类型的漏区之上外延形成第二种掺杂类型的硅外延层;(2)在所述硅外延层的表面形成硬掩膜层,然后进行光刻和刻蚀,在硅外延层内形成第一U型沟槽;(3)在所述第一U型沟槽的表面形成第一层绝缘薄膜,然后在该第一层绝缘薄膜的表面形成第二层绝缘薄膜;其特征在于还包括以下继续步骤:(4)采用各向异性的刻蚀方法,刻蚀掉所述第一U型沟槽底部的第二层绝缘薄膜和第一层绝缘薄膜; (5)以所述第一U型沟槽侧壁上的第二层绝缘薄膜和第一层绝缘薄膜为掩膜刻蚀硅外延层,在该第一U型沟槽底部的硅外延层内形成第二U型沟槽;(6)在所述第二U型沟槽的表面氧化形成场氧化层;(7)刻蚀掉所述第一U型沟槽侧壁上的第二层绝缘薄膜和第一层绝缘薄膜;(8)在所述第一U型沟槽的侧壁表面氧化形成栅氧化层;(9)在所述第一U型沟槽和第二U型沟槽内形成覆盖栅氧化层和场氧化层的多晶硅栅极,该多晶硅栅极的顶部低于硅外延层的上表面;(10)在所述多晶硅栅极的顶部形成绝缘介质层;(11)刻蚀掉所述硬掩膜层,然后进行离子注入,在所述硅外延层内形成第二种掺杂类型的沟道区;(12)继续进行离子注入,在所述沟道区的顶部形成和第一种掺杂类型的源区。 | ||
地址 | 215021 江苏省苏州市工业园区金鸡湖大道1355号国际科技园二期C102-1 |