一种3状态控制信号输入IO电路

摘要

本发明公开了一种3状态控制信号输入IO电路，该电路允许在输入端加载三种输入状态——高电平状态、低电平状态和悬空状态，并在输出端产生三种对应的输出状态。当外部输入信号IN为高电平时，输出结果O1小于O2、O3小于O4；当外界输入信号IN为低电平时，输出结果为O1大于O2、O3大于O4；当外界输入信号IN为悬空时，输出结果为O1小于O2、O3大于O4。由于一个IO可以产生三种输入状态，对于需要从外界输入多个控制信号的芯片来说，采用3状态控制信号输入IO会比传统IO的数量显著减少，从而降低芯片面积，提高芯片的可靠性。

主权项

一种3状态控制信号输入IO电路，其特征在于：根据输入信号的状态——高电平、低电平或者悬空，利用分压器件和比较器，可以产生3种对应的输出状态，输入信号IN连接到比较器COMP1的正相输入端I1和比较器COMP2的正相输入端I3，同时连接到二极管D1的P端和二极管D2的N端，同时连接到电阻R1和R2，电阻R1的另一端连接到VDD，电阻R2的另一端连接到VSS，二极管D1的N端连接到VDD，二极管D2的P端连接到VSS，比较器COMP1的负相输入端I2连接到NMOS管M1的源极和电阻R4，电阻R4的另一端连接到VSS，比较器COMP2的负相输入端I4连接到NMOS管M1的栅极和漏极以及电阻R3，电阻R3的另一端连接到VDD，比较器COMP1的正相输出端为O2、负相输出端为O1，比较器COMP2的正相输出端为O4、正相输出端为O3，本电路中有4个直流电平，分别是VDD、NMOS管M1的漏端电压、NMOS管M1的源端电压和VSS，这4个直流电平之间的关系是，VDD大于NMOS管M1的漏端电压，NMOS管M1的漏端电压大于NMOS管M1的源端电压，NMOS管M1的源端电压大于VSS，当输入信号IN为高电平时，比较器COMP1的正相输入端I1的电压高于比较器COMP1的负相输入端I2的电压，比较器COMP2的正相输入端I3的电压高于比较器COMP2的负相输入端I4的电压，因此，比较器COMP1和COMP2的输出结果为O1小于O2、O3小于O4，当外界输入电平为低电平时，比较器COMP1的正相输入端I1的电压低于比较器COMP1的负相输入端I2的电压，比较器COMP2的正相输入端I3的电压低于比较器COMP2的负相输入端I4的电压，因此，比较器COMP1和COMP2的输出结果为O1大于O2、O3大于O4，当外界输入信号为悬空时，由于钳位电阻R1和R2的存在，输入端IN的电平为中间电平，与此同时，NMOS管M1的存在使得比较器COMP1的负相输入端I2电压低于比较器COMP1的正相输入端I1电压，同时使得比较器COMP2的负相输入端I4电压高于比较器COMP2正相输入端I3电压，此时的输出结果为O1小于O2、O3大于O4，即为第三种输出状态。