一种连续时间预加重电流模驱动器

摘要

本发明公开了一种连续时间预加重电流模驱动器，第一、二晶体管的栅极分别为第一、二信号输入端；第一晶体管与第二晶体管的源极连接到第一电流源；第一、二晶体管的漏极分别通过第一、二负载电阻与电源/地相连接；第三晶体管的栅极与第三晶体管的漏极通过电阻相连，第四晶体管的栅极与第四晶体管的漏极通过电阻相连；第三晶体管和第四晶体管的栅极分别通过电容与地/电源相连接；第三晶体管与第四晶体管的源极连接到第二电流源；第三晶体管与第一晶体管的漏极的连接点为第一信号输出端，第四晶体管与第二晶体管的漏极的连接点为第二信号输出端。本发明不仅扩展了电流模逻辑驱动器的带宽，而且，在很大程度上降低了电路的功耗和面积。

主权项

一种连续时间预加重电流模驱动器，其特征在于，包括电流模逻辑驱动电路和带宽扩展电路；所述电流模逻辑驱动电路包括以差分对方式连接的第一晶体管、第二晶体管、第一负载电阻、第二负载电阻和与地/电源相连接的第一电流源；所述第一晶体管的栅极和第二晶体管的栅极分别为第一信号输入端和第二信号输入端；所述第一晶体管的源极与第二晶体管的源极连接到第一电流源；所述第一晶体管的漏极和第二晶体管的漏极分别通过第一负载电阻和第二负载电阻与电源/地相连接；所述带宽扩展电路包括以差分对方式连接的第三晶体管、第四晶体管、两个电阻、两个电容和与地/电源相连接的第二电流源；所述第三晶体管的栅极与第三晶体管的漏极通过一个电阻相连，所述第四晶体管的栅极与第四晶体管的漏极通过一个电阻相连；所述第三晶体管的栅极和第四晶体管的栅极还分别通过一个电容与地/电源相连接；所述第三晶体管的源极与第四晶体管的源极连接到第二电流源；所述第三晶体管的漏极与第一晶体管的漏极的连接点为第一信号输出端，所述第四晶体管的漏极与第二晶体管的漏极的连接点为第二信号输出端；所述第三晶体管和第四晶体管使第一信号输出端和第二信号输出端输出的信号幅频响应为高通函数，用于补偿信道对高频信号的衰减。