闪存存储器编程禁止方案

摘要

本发明涉及一种用于最小化闪存存储器中编程干扰的方法。为了降低不期望从擦除状态进行编程的NAND闪存存储器单元串中的编程干扰，使用局部提升的沟道禁止方案。在该局部提升的沟道禁止方案中，不期望编程的NAND串中的所选择的存储器单元和NAND串中的其他单元去耦。这使得去耦的单元的沟道被局部提升到在对应字线上升到编程电压时足以禁止F-N隧穿的电压电平。由于高提升效率，应用到NAND串中的剩余存储器单元的栅极的传递电压可以相对于现有技术方案下降，从而在允许随机页面编程时最小化编程干扰。

主权项

一种用于对连接至位线的NAND串的选择的存储器单元进行编程的方法，该方法包括：当用编程禁止电压偏置所述位线时，通过以下来预充电选择的存储器单元的沟道至初级提升的电压电平：将连接至所述NAND串的未选择的存储器单元的字线驱动至第一传递电压，以及将选择的字线驱动至第二传递电压，所述第二传递电压小于所述第一传递电压，并且使得在预充电期间所述选择的存储器单元的沟道能够导通；当连接至所述选择的存储器单元的选择的字线处于编程电压电平时，将所述选择的存储器单元和所述NAND串去耦。