减小芯片外电感占用空间的电路结构

摘要

本实用新型涉及电子技术领域，具体涉及一种电路结构。减小芯片外电感占用空间的电路结构，包括一芯片，芯片上分布有焊盘，焊盘被划分为多个区域，区域之间的间隙中设置一第一外接电感，第一外接电感的两端分别连接跨区域的两个焊盘。本实用新型通过将芯片的焊盘划分为多个区域，在芯片的相应引脚需要外接电感时，于区域之间的间隙中设置外接电感，可以最大程度节约印制电路板的空间，有利于电路结构的小型化；同时使得电感与芯片的连接引脚尽可能短，有利于改善电路性能。

主权项

减小芯片外电感占用空间的电路结构，其特征在于，包括一芯片，所述芯片上分布有焊盘，所述焊盘被划分为多个区域，所述区域之间的间隙中设置第一外接电感，所述第一外接电感的两端分别连接跨所述区域的两个焊盘。