发明名称 |
具有经改良之绝缘电压效能的微电子总成以及形成该总成之方法 |
摘要 |
本发明系提供一用于形成一微电子总成之方法及一微电子总成。第一及第二半导体装置形成于一以第一浓度具有第一掺杂物类型之基材上方。具有第二掺杂物类型的第一及第二经埋设区分别形成于第一及第二半导体装置下方而在其间具有一间隙。至少一井区形成于基材上方及第一及第二半导体装置之间。一以第二浓度具有第一掺杂物类型之障壁区形成于第一及第二经埋设区之间且与其相邻以使障壁区的至少一部分自第一及第二半导体装置延伸大于或等于经埋设区深度之一深度。 |
申请公布号 |
TWI456696 |
申请公布日期 |
2014.10.11 |
申请号 |
TW097103703 |
申请日期 |
2008.01.31 |
申请人 |
飞思卡尔半导体公司 美国 |
发明人 |
明汪基;麦克利 佛隆尼克C. MACARY, VERONIQUE C. FR;周建凯 |
分类号 |
H01L21/8232;H01L27/06 |
主分类号 |
H01L21/8232 |
代理机构 |
|
代理人 |
恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼 |
主权项 |
一种用于构成微电子总成之方法,包含:将第一及第二半导体装置形成于一以一第一浓度具有一第一掺杂物类型之基材上方;分别将具有一第二掺杂物类型的第一及第二经埋设区形成于该等第一及第二半导体装置下方而在其间具有一间隙,该等第一及第二经埋设区各具有与该间隙相邻之第一端及与该间隙相对之第二端,该等第一端自该等第一及第二半导体装置延伸一第一深度;将具有该第一掺杂物类型的一磊晶层形成于该基材上方;将至少一井区形成于该基材上方及该等第一及第二半导体装置之间;及在该等第一及第二经埋设区的该等第一端之间且与其相邻地形成一以一第二浓度具有该第一掺杂物类型之障壁区,以使该障壁区的至少一部分自该等第一及第二半导体装置延伸一第二深度,该第二浓度系大于该第一浓度且该第二深度系大于或等于该第一深度。 |
地址 |
美国 |