半导体基板的电气特性之测定方法

摘要

本发明系提供一种测定方法，系用以测定包含基底基板及缓冲层之半导体基板中之电洞或电子移动所致之泄漏电流或绝缘破坏电压之方法。具体而言，系一种测定方法，用以测定具有基底基板、及设于前述基底基板上之缓冲层之半导体基板中之泄漏电流或绝缘破坏电压之方法者，其具备：在缓冲层设置包含电洞注入电极之复数个电极之步骤，该电洞注入电极系由当接受电场施加时注入电洞于缓冲层之材料所构成；测定在对于从复数个电极选择之包含至少一个电洞注入电极之第1之一对电极施加电压或电流时，流通于第1之一对电极之电流及第1之一对电极间之电压之步骤；及根据流通于第1之一对电极之电流及第1之一对电极间之电压，测定半导体基板中电洞移动所致之泄漏电流或绝缘破坏电压之步骤。

主权项

一种测定方法，系用以测定具有基底(base)基板、及设于前述基底基板上之缓冲层之半导体基板中之泄漏电流或绝缘破坏电压之方法者，其具备：在前述缓冲层设置包含电洞注入电极之复数个电极之步骤，该电洞注入电极系由当接受电场施加时注入电洞于前述缓冲层之材料所构成；测定在对于从前述复数个电极选择之包含至少一个前述电洞注入电极之第1之一对电极施加电压或电流时，流通于前述第1之一对电极之电流或前述第1之一对电极间之电压之步骤；及根据流通于前述第1之一对电极之电流或前述第1之一对电极间之电压，测定前述半导体基板中电洞移动所致之泄漏电流或绝缘破坏电压之步骤。