一种多冗余计算机系统低频时钟信号同步电路

摘要

一种多冗余计算机系统低频时钟信号同步电路，包括外部低频时钟同步和本地低频时钟延时电路、多数表决电路、信号上升沿检测电路、相位偏差判决与可加载相位计数器电路、本地相位校正后低频时钟产生电路。本实用新型采用计数范围为[0，N-1]的可装载计数器，实现本地工作时钟的N分频信号，并提供给其余冗余计算机系统使用。冗余计算机系统任一计算机电路对此分频信号和其它计算机电路提供的分频信号分别进行延时和同步处理后，进行多数表决。在提取表决后信号的上升沿时刻，考虑信号同步与表决引入的时钟延迟影响，对本地分频信号的可加载相位计数器值进行必要重置，从而实现冗余计算机系统工作时钟信号的反馈控制，进而实现时钟信号的同步。

主权项

一种多冗余计算机系统低频时钟信号同步电路，其特征在于：包括外部低频时钟同步和本地低频时钟延时电路、多数表决电路、信号上升沿检测电路、相位偏差判决与可加载相位计数器电路、本地相位校正后低频时钟产生电路，其中：外部低频时钟同步和本地低频时钟延时电路：包含至少2T个寄存器，分别对接收到的T路时钟信号的每一路均进行至少两级的相同延迟后输出，T路信号中，T‑1路为外部的T‑1个冗余计算机系统的时钟信号，一路为本计算机系统的时钟信号；多数表决电路：对外部低频时钟同步和本地低频时钟延时电路输出的T路时钟信号的电平进行多数表决，将数量超过T/2的相同电平状态作为表决结果输出；信号上升沿检测电路：包括第一寄存器、与门、非门，第一寄存器对所述表决结果进行一级缓存后送入非门，非门的输出与所述表决结果一同送入与门，与门输出所述表决结果的上升沿信号；相位偏差判决与可加载相位计数器电路：包括一个计数范围为[0，N‑1]的相位计数器、二选一复用器F1，相位计数器的加载端输入为信号上升沿检测电路的输出，相位计数器的数据输入端接二选一复用器F1的输出；当相位计数器的当前计数值CNT处于[N/2+A‑P，N/2+A+P]范围时，二选一复用器F1输出CNT+1，否则二选一复用器F1输出N/2+6；其中A的大小等于所述T路信号的任意一路所经过的寄存器数量与信号上升沿检测电路中所包括的寄存器数量之和，N为计算机系统的工作时钟与低频时钟的频率比，P为相位偏差允许度因子；本地相位校正后低频时钟产生电路：包括第二寄存器和二选一复用器F2，二选一复用器F2的选择受所述相位计数器的输出控制，当所述相位计数器的输出大于等于N/2时，二选一复用器F2输出高电平，否则二选一复用器F2输出低电平，二选一复用器F2的输出经过第二寄存器寄存后作为同步后的本计算机系统的时钟信号输出。