使用改进的第一遍编程的非易失性存储器及方法

摘要

一种使用多遍编程方案的非易失性存储器使得能够在减少浮置栅极到浮置栅极扰动(Yupin效应)的情况下对多级存储器单元的页进行编程。存储器单元在被划分为表示一系列递增编程状态(D_E、D₁、D₂、D₃、D₄、D₅、D₆、D₇)的多个带的共同阈值电压范围或窗口内操作。所述系列被分为两半，较低组和较高组(DV_LM)。存储器单元在第一次存储编程遍中编程，使得具有来自较高组的目标状态的页的存储器单元被编程为接近阈值窗口中的中间的分阶区域。具体地，与先前的方案相比，它们被编程为更接近它们的目标目的地，而不导致更多的性能损失(步骤2)。然后，随后的遍将更快地完成编程(步骤3、4)。由于随后的遍中阈值电压改变减少，因此Yupin效应减少。

主权项

一种对非易失性存储器进行编程的方法，包括：向非易失性存储器提供存储器单元的阵列，每一个存储器单元具有定义阈值窗口的共同阈值电压范围；通过使用k个分界点D(i)将阈值窗口划分为2^N＝k+1个阈值电压带而将每一个存储器单元配置为存储N位数据，其中最低带表示擦除状态并且其后是表示k个递增编程状态P(i)的k个递增带；提供作为一系列脉冲的编程电压；在多次编程遍中将选择的字线上的存储器单元的页编程为相应的目标状态；所述多次编程遍包括第一次编程遍和更多次随后的编程遍之一以将页的全部存储器单元编程为相应的目标状态；并且其中第一次编程遍进一步包括：脉冲接脉冲地编程和验证具有在k个递增编程状态的较高一半中的目标状态的页的第一组存储器单元，所述编程状态以P([k+1]/2)开始并且以P(k)结束；所述验证相对于预定阈值电压，预定验证阈值电压使得能够验证放置在接近阈值窗口的中间而不超过D([k+1]/2+1)的具有P([k+1]/2)到P(k)之一的目标状态的全部存储器单元的编程；禁止相对于预定验证阈值电压已编程验证的第一组的每一个存储器单元的编程；以及在第一组的全部存储器单元相对于预定验证阈值已编程验证之后，在没有中间编程验证的情况下，选择性地禁用具有目标状态P([k+1]/2+x)的每一个存储器单元的所述禁止编程以使用额外的x个脉冲编程。