具有堆叠的存储器的CPU

摘要

一种具有衬底的多芯片封装，该衬底具有用于连接到外部装置的电接触。CPU裸片布置在该衬底上并且与该衬底通信。CPU裸片具有占用该CPU裸片的第一区域的多个处理器核心，以及占用该CPU裸片的第二区域的SRAM高速缓存。DRAM高速缓存布置在CPU裸片上并且与CPU裸片通信。DRAM高速缓存具有多个堆叠的DRAM裸片。该多个堆叠的DRAM裸片与CPU裸片的第二区域基本对准，并且基本不覆盖CPU裸片的第一区域。还公开了一种多芯片封装，其具有在衬底上布置的DRAM高速缓存以及在DRAM高速缓存上布置的CPU裸片。

主权项

一种多芯片封装，包括：具有用于连接到外部装置的电接触的衬底；在所述衬底上布置的且与所述衬底通信的CPU裸片；所述CPU裸片包括：占用所述CPU裸片的第一区域的多个处理器核心；以及占用所述CPU裸片的第二区域的SRAM高速缓存；以及在所述CPU裸片上布置的且与所述CPU裸片通信的DRAM高速缓存，所述DRAM高速缓存包括多个堆叠的DRAM裸片，所述多个堆叠的DRAM裸片与所述CPU裸片的第二区域基本对准；以及所述多个堆叠的DRAM裸片基本不覆盖所述CPU裸片的第一区域。