| 发明名称 | 沟道穿过埋入介电层的存储单元 | ||
| 摘要 | 本发明的第一方面涉及一种存储单元，该存储单元包括：绝缘体上半导体基板，其包括通过绝缘层BOX与底部基板间隔开的半导体材料的薄层；FET晶体管，其包括源区S和漏区D、内有沟槽的沟道C，以及位于该沟槽中的栅区G，其中，该源区和该漏区至少基本上被布置在该绝缘体上半导体基板的该薄层内，其特征在于，该沟槽沿该底部基板的深度方向延伸超过该绝缘层BOX，并且该沟道至少基本上在该绝缘层下方在该源区和该漏区之间延伸。本发明还涉及一种包括多个根据本发明第一方面的多个存储单元的存储阵列，还涉及一种制造上述存储单元的制造工艺。 | ||
| 申请公布号 | CN102184926B | 申请公布日期 | 2014.10.08 |
| 申请号 | CN201010625058.7 | 申请日期 | 2010.12.10 |
| 申请人 | 硅绝缘体技术有限公司 | 发明人 | 卡洛斯·马祖拉;理查德·费朗 |
| 分类号 | H01L27/12(2006.01)I;H01L29/78(2006.01)I;H01L29/10(2006.01)I;H01L21/84(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L27/12(2006.01)I |
| 代理机构 | 北京三友知识产权代理有限公司 11127 | 代理人 | 李辉;吕俊刚 |
| 主权项 | 一种存储单元，该存储单元包括：绝缘体上半导体基板，其包括通过绝缘层BOX与底部基板间隔开的半导体材料的薄层；FET晶体管，其包括源区S和漏区D、内有沟槽的沟道C，以及位于该沟槽中的栅区G，其中，该源区和该漏区至少被布置在该绝缘体上半导体基板的该薄层内，该存储单元的特征在于，该沟槽沿该底部基板的深度方向延伸超过该绝缘层BOX，并且所述源区和所述漏区分别经由源传导区和漏传导区在所述绝缘层的上方和下方延伸，这些传导区被布置在所述沟槽的任一侧与所述绝缘层BOX等高的位置，并且其中，所述沟道整体在所述绝缘层的下方、在所述源区和所述漏区的位于所述绝缘层下方的部分（92、102；93、103）之间延伸。 | ||
| 地址 | 法国伯涅尼 | ||