一种甚长基线干涉测量相关处理实现方法

摘要

本发明公开了一种甚长基线干涉测量相关处理实现方法，利用CPU和GPU协处理器组成的平台，基于MPI和CUDA混合并行模式以基线并行方式实现VLBI相关处理过程，为MPI+CUDA的高效计算模式在VLBI相关处理领域的应用提供了支撑。本发明以基线并行的方式有效实现了对VLBI相关处理过程的并行加速，充分利用了GPU高效的计算能力和多核CPU良好的任务分配和调度能力，提高了VLBI相关处理过程的运行效率，并且通过异构平台和混合并行模式保证了实现方法的灵活性和扩展性。

主权项

一种甚长基线干涉测量相关处理实现方法，其特征在于包括下列步骤：(1)利用GPU和CPU搭建开发平台，在该平台上配置计算统一设备架构环境，在CPU上配置信息传递接口环境；(2)CPU根据其要处理的甚长基线干涉测量的基线数量确定所需信息传递接口并行进程的数量，并建立信息传递接口并行进程；(3)CPU为每一个信息传递接口进程指定对应的甚长基线干涉测量基线，同时启动每一个信息传递接口进程；(4)每一个信息传递接口进程获取对应的甚长基线干涉测量基线两个站点的数据文件和参数文件，得到对应的基线两个站点的信号采样数据和两个站点的整数比特时延修正的时延值、相位条纹旋转的延迟值、小数比特时延修正的延迟值以及载波频率信息；(5)每一个信息传递接口进程根据对应的甚长基线干涉测量基线两个站点的信号采样数据以及两个站点的整数比特时延修正的时延值，利用GPU上的计算统一设备架构环境，以并行的方式实现基线两个站点信号的整数比特时延修正，以及基线两个站点信号分别与下变频本振信号的混频，得到整数比特时延修正和下变频后基线两个站点的信号；其中下变频本振信号通过载波频率信息中的下变频本振频率信息计算得到；(6)每一个信息传递接口进程根据基线两个站点的相位条纹旋转的延迟值，利用GPU上的计算统一设备架构环境，以并行的方式对步骤(5)得到的基线两个站点信号进行相位条纹旋转，使两个站点信号靠近，得到条纹旋转后的基线两个站点的信号；(7)每一个信息传递接口进程通过计算统一设备架构对步骤(6)得到的基线两个站点的信号进行并行快速傅里叶变换，实现将基线两个站点的信号从时域转换到频域；(8)每一个信息传递接口进程根据步骤(7)得到的基线两个站点的信号以及小数比特时延修正的延迟值，利用GPU上的计算统一设备架构环境，以并行的方式实现基线两个站点信号的小数比特时延修正，获得小数比特时延修正后基线两个站点的信号；(9)每一个信息传递接口进程利用GPU上的计算统一设备架构环境，以并行的方式对步骤(8)处理后的基线两个站点信号对应采样点进行交叉相乘，并对交叉相乘后的结果以归约算法进行并行积分求和，完成基线两个站点信号的互相关操作，获得甚长基线干涉测量互相关操作结果并输出，该结果为基线两个站点信号经过甚长基线干涉测量相关处理后的相位条纹数据；所述步骤(5)—(9)中每一个信息传递接口进程均只负责处理与该信息传递接口进程所对应的甚长基线干涉测量基线两个站点的信号。