摘要 |
Befehle und Logik zur Bereitstellung verbesserter Paging-Fähigkeiten für Secure Enclave-Seitencaches. Ausführungsformen beinhalten mehrere Hardware-Threads oder Prozessorkerne, einen Cache zum Speichern sicherer Daten für gemeinsame Seitenadressen, die einer Secure Enclave zugeordnet sind, und für die Hardware-Threads zugänglich sind. Eine Decode-Stufe dekodiert einen ersten Befehl, der besagte gemeinsame Seitenadresse als einen Operand festlegt, und Ausführungseinheiten markieren einen Eintrag entsprechend einer Enclave-Seitencache-Zuordnung für die gemeinsame Seitenadresse, um die Erstellung einer neuen Übersetzung für entweder besagten ersten oder zweiten Hardware-Thread für den Zugriff auf die gemeinsame Seite zu blockieren. Ein zweiter Befehl wird zur Ausführung dekodiert, wobei der zweite Befehl besagte Secure Enclave als einen Operand festlegt, und Ausführungseinheiten Hardware-Threads aufzeichnet, die gerade auf sichere Daten im Enclave-Seitencache entsprechend der Secure Enclave zugreifen, und die aufgezeichnete Anzahl an Hardware-Threads dekrementiert, wenn einer der Hardware-Threads die Secure Enclave verlässt. |
申请人 |
INTEL CORPORATION |
发明人 |
ROZAS, CARLOS V.;BERENZON, ALEX;IVANOV, ANTON;MCKEEN, FRANCIS X.;ALEXANDROVICH, ILYA;GOLDSMITH, MICHAEL,A.;JOHNSON, SIMON P.;NEIGER, GILBERT;ANATI, ITTAI;HUNTLEY, BARRY E.;LESLIE-HURD, REBEKAH M.;RAPPOPORT, RINAT;SHANBHOGUE, VEDVYAS;SAVAGAONKAR, UDAY R.;SMITH, WESLEY H.;RODGERS, SCOTT DION;SCARLATA, VINCENT R.;WOOD, WILLIAM COLIN |