一种多标准、多频段低噪声放大器

摘要

一种多标准、多频段的CMOS差分低噪声放大器可应用于13.56MHz、433MHz、900MHz、2.4GHz、5.8GHz五个频率的多标准、多频段接收机前端电路中。主要由输入阻抗匹配网络，带源极电感负反馈共源共栅放大电路，输出阻抗匹配网络组成。其中输入阻抗匹配网络由开关控制的电容阵列组成；放大电路使用源极电感负反馈保证电路的高线性度和低噪声；输出阻抗匹配网络使用LC谐振网络并联电阻构成，实现了输出阻抗匹配。匹配电容使用MOS电容，电感使用有源电感，减小了芯片面积，降低了工艺的复杂度。多标准、多频段的CMOS差分低噪声放大器可实现不同频率下的阻抗匹配，对输入信号进行选择性放大。

主权项

一种多标准、多频段低噪声放大器，其包括信号输入电路、输入阻抗匹配网络、放大电路、输出阻抗匹配网络和偏置网络；其特征在于：所述信号输入电路与输入阻抗匹配网络连接，用于提供13.56MHz、433MHz、900MHz、2.4GHz、5.8GHz五个频段的输入信号；所述输入阻抗匹配网络用于接收来自信号源的信号并匹配所述五个频段每一个频段下各自的输入阻抗，以及选择性放大所述信号；所述放大电路连接于所述输入阻抗匹配网络与所述输出阻抗匹配网络之间，用于放大所述输入阻抗匹配网络接收的信号；所述输出阻抗匹配网络连接于所述放大电路和输出端之间以匹配所述五个频段每一个频段下各自的输出阻抗，并输出最终的输出信号；所述偏置网络连接于信号源和所述放大电路之间，用于偏置放大电路以确定放大电路的工作点；所述输入阻抗匹配网络匹配所述13.56MHz、433MHz、900MHz、2.4GHz、5.8GHz五个频段每一个频段下各自的输入阻抗，当输入不同频率的信号时，通过控制开关选择相应频段的接入电容，以结合所述偏置网络匹配输入阻抗，并对输入信号滤波和选择性放大；所述输出阻抗匹配网络匹配所述13.56MHz、433MHz、900MHz、2.4GHz、5.8GHz五个频段每一个频段下各自的输出阻抗；所述偏置网络偏置所述13.56MHz、433MHz、900MHz、2.4GHz、5.8GHz五个频段每一个频段下的放大电路，以确定所述五个频段下各自的静态工作点；结合所述的输入阻抗匹配网络，匹配五个频段每一个频段各自的输入阻抗；所述放大电路为带源极电感负反馈共源共栅结构，包含第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4和第三电感Ls，其中Ls作为源极负反馈，M1、M2为差分输入管，M3、M4为电流源负载；所述信号输入电路包括第一信号源rf1+、第二信号源rf2+、第三信号源rf3+、第四信号源rf4+、第五信号源rf5+、第六信号源rf1‑、第七信号源rf2‑、第八信号源rf3‑、第九信号源rf4‑和第十信号源rf5‑，用来提供五种不同频率的输入信号；所述输入阻抗匹配网络包括第一电感Lg1、第二电感Lg2、第三电感Ls、第一电容C0、第二电容C1、第三电容C2、第四电容C3、第五电容C4、第六电容C5、第七电容C6、第八电容C7、第九电容C8、第十电容C9、第一开关K0、第二开关K1、第三开关K2、第四开关K3、第五开关K4、第六开关K5、第七开关K6、第八开关K7、第九开关K8、第十开关K9，输入阻抗匹配网络实现不同频率下选择不同的输入阻抗，其中开关用于选择相应的元件；其中所述电感Lg1、Lg2和Ls是采用有源电感实现的，所述电容C0、C1、C2、C3、C4、C5、C6、C7、C8、和C9是采用MOS电容实现的，所述开关K0、K1、K2、K3、K4、K5、K6、K7、K8和K9是采用MOS管实现的，根据MOS管栅压的不同实现电路的工作和关闭；所述放大电路，采用带源极电感负反馈共源共栅结构，包含第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4和第三电感Ls，其中Ls实现源极负反馈，用以提高电路的线性度，降低电路噪声；所述偏置网络包括第一电阻R1、第二电阻R2、第一电压源dc0、第二电压源dc1、第三电压源dc2、第四电压源dc3、第五电压源dc4、第六电压源dc5、第七电压源dc6、第八电压源dc7、第九电压源dc8、第十电压源dc9、第十一电压源Vb1、第十二电压源Vb2，用来提供电路在不同频率下的不同静态工作点；所述输出阻抗匹配网络包括第一电阻R1、第二电阻R2、第四电感Ld1、第五电感Ld2、第十一电容Cout1、第十二电容Cout2，用以实现不同频率下的输出阻抗匹配；其中，信号源rf1+的负端与地相连，正端与开关K10的一端相连，K10的另一端与直流源dc0的负端相连；信号源rf2+的负端与地相连，正端与开关K11的一端相连，K11的另一端与直流源dc1的负端相连；信号源rf3+的负端与地相连，正端与开关K12的一端相连，K12的另一端与直流源dc2的负端相连；信号源rf4+的负端与地相连，正端与开关K13的一端相连，K13的另一端与直流源dc3的负端相连；信号源rf5+的负端与地相连，正端与开关K14的一端相连，K14的另一端与直流源dc4的负端相连；直流源dc0、dc1、dc2、dc3、dc4的正端连在一起与电感Lg1的一端相连；Lg1的另一端与六个支路相连，分别连接于五个开关K0、K1、K2、K3、K4一端和晶体管M1的栅端；开关K0、K1、k2、K3、K4的另一端分别与五个电容C0、C1、C2、C3、C4的一端相连；五个电容C0、C1、C2、C3、C4的另一端与晶体管M1的源端相连，共同接在电感Ls的一端，Ls的另一端与地相连；晶体管M1的漏与M3的源相连；M3的栅与电压源Vb1的正端相连，Vb1的负端与地相连；M3的漏端与三个支路相连，这三个支路分别连接在R1、Ld1、Cout1的一端，R1、Ld1的另一端与VDD相连，Cout1的另一端与差动输出的正端相连；信号源rf1‑的负端与地相连，正端与开关K19的一端相连，K19的另一端与直流源dc5的负端相连；信号源rf2‑的负端与地相连，正端与开关K18的一端相连，K18的另一端与直流源dc6的负端相连；信号源rf3‑的负端与地相连，正端与开关K17的一端相连，K17的另一端与直流源dc7的负端相连；信号源rf4‑的负端与地相连，正端与开关K16的一端相连，K16的另一端与直流源dc8的负端相连；信号源rf5‑的负端与地相连，正端与开关K15的一端相连，K15的另一端与直流源dc9的负端相连；直流源dc5、dc6、dc7、dc8、dc9的正端连在一起与电感Lg2的一端相连；Lg2的另一端与六个支路相连，分别连接于五个开关K5、K6、K7、K8、K9一端和晶体管M2的栅端；开关K5、K6、K7、K8、K9的另一端分别与五个电容C5、C6、C7、C8、C9的一端相连；五个电容C5、C6、C7、C8、C9的另一端与晶体管M2的源端相连，共同接在电感Ls的一端，Ls的另一端与地相连；晶体管M2的漏与M4的源相连；M4的栅与电压源Vb2的正端相连，Vb2的负端与地相连；M4的漏端与三个支路相连，这三个支路分别连接在R2、Ld2、Cout2的一端，R2、Ld2的另一端与VDD相连；Cout2的另一端与差动输出的负端相连。