包括其间具有步进差异之闸极图案之半导体积体电路装置，配置在闸极图案之间之连接线，以及制造其之方法

摘要

本发明揭示包括其间具有一步进差异之闸极图案之半导体积体电路(IC)装置及一插入于该等闸极图案之间的连接线。该半导体IC装置包括一包括一周边有效区域、一单元有效区域及一装置隔离层之半导体基板。单元闸极图案配置于该单元有效区域及该装置隔离层上。一周边闸极图案配置于该周边有效区域上。一单元电节点邻近于该等单元闸极图案而配置于该单元有效区域上。周边电节点邻近于该周边闸极图案而配置于该周边有效区域上。连接线配置于该等单元闸极图案上，该等单元闸极图案配置于该装置隔离层上。该等连接线系连接于该等单元闸极图案与该周边闸极图案之间。

主权项

一种半导体积体电路(IC)装置，其包含：一半导体基板，其具有一周边电路区域及一单元阵列区域，该单元阵列区域包含一单元边缘区域及一单元中央区域，该单元中央区域大体上由该单元边缘区域环绕，且该单元边缘区域大体上由该周边电路区域环绕；一装置隔离层，其配置于该周边电路区域、该单元边缘区域及该单元中央区域中，该装置隔离层界定该单元中央区域及该单元边缘区域中之单元有效区域及该周边电路区域中之一周边有效区域；一周边闸极图案，其配置于该周边电路区域之该周边有效区域上，且自该周边有效区域之一顶面向上延伸；若干单元闸极图案，其配置于该单元中央区域及该单元边缘区域之该等单元有效区域中，且突出至该等单元有效区域中；一连接线，其接触该单元边缘区域之该单元有效区域及该单元闸极图案；配置于该等单元有效区域中与该等单元闸极图案重叠之若干单元杂质扩散区域，及配置于该周边有效区域中与该周边闸极图案重叠之若干周边杂质扩散区域；及邻近于该周边闸极图案而配置于该周边有效区域上之若干周边电节点，及邻近于该单元中央区域之该等单元闸极图案而配置于该等单元有效区域上的若干单元电节点，其中该等单元电节点接触该单元中央区域之该等单元杂质扩散区域，该连接线接触该单元边缘区域之该等单元杂质扩散区域，该等周边电节点接触该等周边杂质扩散区域，该等单元电节点及该等周边电节点包含一互连结构，且该周边闸极图案包含依序堆叠的一周边闸极及一周边闸极覆盖图案。