| 发明名称 | 包括具有低电压读/写操作的存储器的集成电路 | ||
| 摘要 | 提供了一种具有低电压读/写操作的集成电路。集成电路可以包括处理器(10)和多个存储器单元(22)，多个存储器单元(22)以行和列来组织，并且与该处理器(10)耦合，其中，存储器单元的行包括字线并且所有的存储器单元与该字线耦合，以及其中，存储器单元的列包括位线并且所有存储器单元与该位线耦合。集成电路还可以包括用于接收第一电源电压的第一电源电压端子(V<sub>DD</sub>)，其中，提供第一电源电压以向该处理器(10)供电，并且其中，提供第一电源电压(V<sub>DD</sub>)，以在多个存储器单元的第一存取操作期间，向多个存储器单元(22)供电。集成电路还包括用于接收高于第一电源电压的第二电源电压的第二电源电压的端子(AV<sub>DD</sub>)，其中，提供第二电源电压，以在多个存储器单元(22)的第二存取期间，向多个存储器单元(22)供电。 | ||
| 申请公布号 | CN102394100B | 申请公布日期 | 2014.09.24 |
| 申请号 | CN201110328909.6 | 申请日期 | 2007.04.19 |
| 申请人 | 飞思卡尔半导体公司 | 发明人 | 普拉桑特·U·肯卡雷;安德鲁·C·拉塞尔;大卫·R·彼阿登;詹姆斯·D·伯内特;特洛伊·L·库柏;张沙彦 |
| 分类号 | G11C7/22(2006.01)I | 主分类号 | G11C7/22(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 李佳;穆德骏 |
| 主权项 | 一种集成电路，包括：以行和列组织的多个存储器单元，所述多个存储器单元的每个包括用于接收存储器单元电源电压的电源电压节点，其中，存储器单元的行包括字线并且所有所述存储器单元耦合到所述字线，以及存储器单元的列包括位线并且所有所述存储器单元耦合到所述位线，其中，所述集成电路特征在于：存储器单元电源复用电路，该存储器单元电源复用电路耦合到所述多个存储器单元的每个的所述电源电压节点，所述存储器单元电源复用电路用于在写操作期间，将第一电源电压提供至选定列的存储器单元的所述电源电压节点，并且所述存储器单元电源复用电路用于在所述写操作期间，将大于所述第一电源电压的第二电源电压提供至所有未选定列的存储器单元的所述电源电压节点；以及放电电路，该放电电路耦合到所述多个存储器单元的每个的所述电源电压节点，所述放电电路用于在写操作的第一部分期间，将选定列的存储器单元的所述电源电压节点上的电压从所述第一电源电压改变成低于所述第一电源电压的预定电压。 | ||
| 地址 | 美国得克萨斯 | ||