发明名称 半导体装置及其制造方法
摘要 本发明的半导体装置具备含有p型杂质和n型杂质的p型SiC的杂质区。并且,当将p型杂质记为元素A、将n型杂质记为元素D时,元素A与元素D的组合为Al(铝)、Ga(镓)或In(铟)与N(氮)的组合以及B(硼)与P(磷)的组合中的至少一种组合,构成上述组合的元素D的浓度与元素A的浓度之比大于0.33且小于0.995,构成上述组合的元素A的浓度为1×10<sup>18</sup>cm<sup>-3</sup>以上且1×10<sup>22</sup>cm<sup>-3</sup>以下。
申请公布号 CN104064588A 申请公布日期 2014.09.24
申请号 CN201410077098.0 申请日期 2014.03.04
申请人 株式会社东芝 发明人 清水达雄;四户孝;西尾让司;太田千春
分类号 H01L29/36(2006.01)I;H01L29/78(2006.01)I;H01L21/265(2006.01)I 主分类号 H01L29/36(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 王灵菇;白丽
主权项 一种半导体装置,其特征在于,具备p型SiC区,所述p型SiC区含有p型杂质和n型杂质,当将所述p型杂质记为元素A、将所述n型杂质记为元素D时,所述元素A与所述元素D的组合为Al(铝)、Ga(镓)或In(铟)与N(氮)的组合以及B(硼)与P(磷)的组合中的至少一种组合,构成所述组合的所述元素D的浓度与所述元素A的浓度之比大于0.33且小于0.995,构成所述组合的所述元素A的浓度为1×10<sup>18</sup>cm<sup>‑3</sup>以上且1×10<sup>22</sup>cm<sup>‑3</sup>以下。
地址 日本东京都