发明名称 半导体装置
摘要 本发明提供包括多个半导体芯片并且能够使振荡快速地衰减的半导体装置。根据一个实施方式,半导体装置包括:绝缘基板;设置于上述绝缘基板上的大于等于一个的第1主电极板;设置于上述绝缘基板上的大于等于一个的第2主电极板;以及设置于上述绝缘基板上的大于等于一个的第3主电极板。并且,上述装置包括:设置于上述第1主电极板上的大于等于一个的第1半导体芯片;以及设置于上述第2主电极板上的大于等于一个的第2半导体芯片。并且,上述装置包括:将上述第1半导体芯片与上述第3主电极板电连接的第1键合线;以及将上述第2半导体芯片与上述第3主电极板电连接的第2键合线。
申请公布号 CN104064543A 申请公布日期 2014.09.24
申请号 CN201310308357.1 申请日期 2013.07.22
申请人 株式会社东芝 发明人 崎山阳子
分类号 H01L23/498(2006.01)I;H01L25/07(2006.01)I 主分类号 H01L23/498(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 王成坤;胡建新
主权项 一种半导体装置,包括:绝缘基板;设置于上述绝缘基板上的大于等于一个的第1主电极板;设置于上述绝缘基板上的大于等于一个的第2主电极板;设置于上述绝缘基板上的大于等于一个的第3主电极板;设置于上述第1主电极板上并且包括晶体管的大于等于一个的第1半导体芯片;设置于上述第2主电极板上并且包括二极管的大于等于一个的第2半导体芯片;将上述第1半导体芯片与上述第3主电极板电连接的第1键合线;以及将上述第2半导体芯片与上述第3主电极板电连接的第2键合线,上述第1主电极板按各个上述第1半导体芯片而被分割,上述第2主电极板按各个上述第2半导体芯片而被分割,上述第1以及第2半导体芯片中的至少任一个由含有硅和碳的基板形成,上述第1主电极板包含在各自的表面设置有第1端子的多个第1主电极板,上述第2主电极板包含在各自的表面设置有第2端子的多个第2主电极板,将上述第2端子间电连接的布线的长度比将上述第1端子间电连接的布线的长度长。
地址 日本东京都