一种基于FPGA的引导滤波器及其实现方法

摘要

本发明公开了一种基于FPGA的引导滤波器及其实现方法，该基于FPGA的引导滤波器包括：信号控制器、均值滤波模块、参数计算模块、寻址取值模块、状态判别器、数据缓存器、综合运算模块；该基于FPGA的引导滤波器实现方法通过结合FPGA芯片，充分利用了FPGA易于实现大规模并行运算的特点，在保证滤波效果的同时提高运算速度，降低了引导滤波器硬件设计的复杂度。本发明从总体上给出了滤波处理的并行结构，提高了滤波的速度；通过寻址取值的方式改进了二进制除法运算，便于硬件实现，提高了系统运行时间；通过判别器设置改进了二进制减法算法，提高了系统可靠性。

主权项

一种基于FPGA的引导滤波器，其特征在于，该基于FPGA的引导滤波器包括：信号控制器、均值滤波模块、参数计算模块、寻址取值模块、状态判别器、数据缓存器、综合运算模块；信号控制器，由行列计数器和比较器构成，用于对数据实时监控，通过输入的系统控制信号分析数据状态，及时标记并发送行信号及场信号工作指令，确保能够依据指令正确处理数据；均值滤波模块，与信号控制器连接，用于对数据进行均值化滤波处理，由局部窗口生成模块和均值计算器模块构成，其中局部窗口生成模块由系统快速生成的FIFO和移位寄存器组成，用于将串行数据并行化输出，均值计算模块由加法器和乘法器组成，用于数据处理，在二进制除法改进算法的基础上，对并行输入到均值计算模块的数据求取总和值，然后进入到乘法器，计算并行输入数据的均值；参数计算模块，与均值滤波模块连接，由多个加法器、减法器、乘法器、比较器和寄存器组成，用于收集数据，完成初步数据处理，计算过程中与寻址取值模块互相调用，经计算获取方差值以及局部线性系数值；寻址取值模块，与均值滤波模块和参数计算模块连接，用于对二进制除法算法的改进，充分利用FPGA具有大容量的BIOCKRAM资源，用于存储大量数据和实现快速查找表功能的特点，将除法运算改为一次寄存器寻址过程和一次乘法运算过程，通过改进生成寻址取值模块，为参数计算模块及均值滤波模块提供所需数据；状态判别器，与参数计算模块连接，由比较器、加法器、减法器和寄存器组成，是基于改进计算过程中带有符号形式的二进制数不易于分辨及处理的情况所设置，用于对输入数据对比产生状态使能信号，驱动参数计算模块和综合运算模块按照使能状态智能数据处理，减少系统计算复杂度；数据缓存器，与综合运算模块连接，由系统快速生成的FIFO和移位寄存器组成，用于协调数据时序，确保数据能够同步处理；综合运算模块，与均值滤波模块、状态判别器和数据缓存器连接，用于数据综合处理，结合数据缓存器和参数计算模块的数据综合处理，最终输出通过导向滤波器滤波之后的图像数据信息。