| 摘要 |
Селектор импульсов, содержащий первый элемент задержки и логическую схему И, выход которой является выходом устройства, отличающийся тем, что введены второй элемент задержки, четыре D-триггера и две логические схемы НЕ, при этом входы первого элемента задержки, первой логической схемы НЕ и D-вход первого D-триггера объединены и являются импульсным входом устройства, входы второго элемента задержки, второй логической схемы НЕ и D-вход второго D-триггера объединены и являются входом эталонного импульса устройства, R-входы всех четырех D-триггеров объединены и являются входом сброса устройства, выход первого элемента задержки подключен к С-входу второго D-триггера и D-входу четвертого D-триггера, выход второго элемента задержки подключен к С-входу первого D-триггера и D-входу третьего D-триггера, выход первой логической схемы НЕ подключен к С-входу третьего D-триггера, выход второй логической схемы НЕ подключен к С-входу четвертого D-триггера, при этом выходы всех четырех D-триггеров подключены соответственно к четырем входам логической схемы И. |
