发明名称 |
ERZEUGEN EINER ISOLIERTEN AUSFÜHRUNGSUMGEBUNG IN EINEM CO-DESIGNTEN PROZESSOR |
摘要 |
In einer Ausführungsform umfasst ein Prozessor einen Binärübersetzungs(BT)-Container, welcher Code zum Erzeugen einer Binärübersetzung eines ersten Code-Segments und zum Speichern der Binärübersetzung in einem Übersetzungs-Cache-Speicher aufweist, eine Host-Einheits-Logik zum Verwalten des BT-Containers und zum Identifizieren des ersten Code-Segments und eine Schutzlogik zum Isolieren des BT-Containers von einem Software-Stapel. Auf diese Weise ist der BT-Container dafür konfiguriert, für den Software-Stapel transparent zu sein. Es werden andere Ausführungsformen beschrieben und beansprucht. |
申请公布号 |
DE102014003540(A1) |
申请公布日期 |
2014.09.18 |
申请号 |
DE20141003540 |
申请日期 |
2014.03.12 |
申请人 |
INTEL CORPORATION |
发明人 |
YAMADA, KOICHI;SHANMUGAVELAYUTHAM, PALANIVEL RAJAN;RODGERS, SCOTT D.;HUNTLEY, BARRY E.;BEANEY, JAMES D.;TAMIR, BOAZ |
分类号 |
G06F9/455 |
主分类号 |
G06F9/455 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|