间距减半集成电路工艺及通过该工艺制成的集成电路结构

摘要

本发明提供一种间距减半集成电路工艺及通过该工艺制成的集成电路结构。在基板上方形成平行的基线图案，每个基线图案都与位于这些基线图案的第一侧或第二侧的锤头图案相连。这些锤头图案交替地布置在所述第一侧和第二侧，并且所述第一侧或第二侧的锤头图案以交错的方式布置。随后对上述图案进行修整。随后在每个基线图案和对应锤头图案的侧壁上形成间隔物，所述间隔物包含一对衍生线图案、环绕所述锤头图案的圈状图案，以及位于所述基线图案另一端的转折图案。随后将所述基线图案和锤头图案移除。随后将每个圈状图案的一部分以及每个转折图案的至少一部分移除，以使每对衍生线图案彼此不电连接。

主权项

一种间距减半集成电路工艺，其特征在于，包括：在基板上方形成多个平行的基线图案，每个基线图案都与所述多个基线图案的第一侧或第二侧的锤头图案相连，这些锤头图案交替地布置在所述第一侧和第二侧，并且所述第一侧或第二侧的锤头图案以交错的方式布置；对每个基线图案和每个锤头图案进行修整；在每个修整过的基线图案以及对应的修整过的锤头图案的侧壁上形成间隔物，包含一对衍生线图案、环绕所述修整过的锤头图案的圈状图案，以及转折图案，所述转折图案位于所述修整过的基线图案的不具有锤头图案的末端；将所述修整过的基线图案以及所述修整过的锤头图案移除；以及将每个圈状图案的一部分以及每个转折图案的至少一部分移除，以使每对衍生线图案彼此不电连接，从而使每个剩余的圈状图案包含两个接触垫图案。