发明名称 |
垂直DMOS晶体管 |
摘要 |
一种晶体管,包含一个半导体本体;一个形成在半导体本体中的第一导电类型的本体区;一个与本体区部分重叠的栅极电极,并且通过栅极电介质层,与半导体本体绝缘;一个第二导电类型的源极扩散区,形成在栅极电极第一侧的本体区中;一个形成在栅极电极第二侧半导体本体中的沟槽,第二侧与第一侧相对,沟槽内衬侧壁电介质层,第二导电类型的掺杂侧壁区沿沟槽的侧壁,形成在半导体本体中,掺杂侧壁区在沟槽侧壁构成晶体管的垂直漏极电流通路。 |
申请公布号 |
CN104051534A |
申请公布日期 |
2014.09.17 |
申请号 |
CN201310671827.0 |
申请日期 |
2013.12.12 |
申请人 |
万国半导体股份有限公司 |
发明人 |
秀明土子 |
分类号 |
H01L29/78(2006.01)I;H01L29/10(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
上海信好专利代理事务所(普通合伙) 31249 |
代理人 |
张静洁;张妍 |
主权项 |
一种晶体管,其特征在于,该晶体管包含包含:一个半导体本体;一个第一导电类型的本体区,形成在半导体本体中;一个栅极电极,与本体区部分重叠,并且通过栅极电介质层,与半导体本体绝缘;一个第二导电类型的源极扩散区,形成在栅极电极第一侧的本体区中;一个沟槽,形成在栅极电极第二侧的半导体本体中,栅极电极的第二侧与第一侧相对,沟槽内衬侧壁电介质层;以及一个第二导电类型的掺杂侧壁区,沿沟槽侧壁形成在半导体本体中,掺杂侧壁区构成晶体管的垂直漏极电流通路。 |
地址 |
美国加利福尼亚桑尼维尔奥克米德公园道475 |