发明名称 |
一种IIC拓扑结构及其设计方法 |
摘要 |
本发明提供一种IIC拓扑结构及其设计方法,拓扑结构包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件;所述BMC芯片通过IIC总线分别连接第一板卡和第二板卡,并通过SGMII总线连接所述FPGA芯片,所述FPGA芯片通过IIC总线分别连接位于基板上的IIC器件。本发明通过外接电路解决BMC芯片上IIC总线数量偏少和BMC处理能力不足的问题,利用FPGA芯片强大的数据处理能力,先期搜集处理IIC数据,承担BMC芯片一部分工作,增强了BMC芯片处理能力。通过基板设置不同IIC地址的方式,可以让基板在同一条IIC总线上插入更多的相同板卡。第一板卡和第二板卡上IIC器件的最低几位IIC地址管脚依靠基板的上下拉电路进行设置以区分不同的IIC地址。 |
申请公布号 |
CN104050127A |
申请公布日期 |
2014.09.17 |
申请号 |
CN201410290206.2 |
申请日期 |
2014.06.25 |
申请人 |
曙光信息产业(北京)有限公司 |
发明人 |
郑臣明;刘文君;王晖 |
分类号 |
G06F13/38(2006.01)I;G06F13/40(2006.01)I |
主分类号 |
G06F13/38(2006.01)I |
代理机构 |
北京安博达知识产权代理有限公司 11271 |
代理人 |
徐国文 |
主权项 |
一种IIC拓扑结构,其特征在于:所述拓扑结构包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件;所述BMC芯片通过IIC总线分别连接第一板卡和第二板卡,并通过SGMII总线连接所述FPGA芯片,所述FPGA芯片通过IIC总线分别连接位于基板上的IIC器件。 |
地址 |
100193 北京市海淀区东北旺西路8号中关村软件园曙光大厦 |