发明名称 |
具有通过栅植入的深N阱的晶体管 |
摘要 |
本申请涉及具有通过栅植入的深N阱的晶体管。一种制造CMOS集成电路(IC)的方法(300),该方法包括:在上面具有第一栅堆的衬底的露出衬底表面的p区域的第一掩模级植入第一n型杂质以形成NLDD区域,用于IC上的多个n沟道MOS(NMOS)晶体管的至少一部分形成n源/漏扩展区域(304(a))。在上面具有第二栅堆的衬底表面中露出n区域的第二掩模级植入p型杂质,以形成针对IC上的多个p沟道MOS(PMOS)晶体管的至少一部分的PLDD区域。逆向植入第二n型杂质(306),包括通过第一栅堆以形成用于NMOS晶体管的一部分的深的n阱(DN阱)。与NLDD区域下方的相比,DN阱在第一栅堆下方的深度较浅。 |
申请公布号 |
CN104051343A |
申请公布日期 |
2014.09.17 |
申请号 |
CN201410095439.7 |
申请日期 |
2014.03.14 |
申请人 |
德克萨斯仪器股份有限公司 |
发明人 |
M·南达库玛 |
分类号 |
H01L21/8238(2006.01)I;H01L27/146(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京纪凯知识产权代理有限公司 11245 |
代理人 |
赵蓉民 |
主权项 |
一种制造互补金属氧化物半导体即CMOS集成电路即IC的方法,该方法包括:在上面具有第一栅堆的衬底的露出衬底表面的p区域的第一掩模级植入第一n型杂质,用于形成n型轻掺杂漏区域即NLDD区域,以针对所述IC上的多个n沟道MOS即NMOS晶体管的至少一部分提供n源/漏扩展区域;在上面具有第二栅堆的所述衬底表面露出n区域的第二掩模级植入p型杂质,用于形成p型轻掺杂漏区域即PLDD区域,以针对所述IC上的多个p沟道MOS即PMOS晶体管的至少一部分提供n源/漏扩展区域;以及穿过所述第一栅堆逆向植入第二n型杂质,以形成用于所述多个NMOS晶体管的所述部分的深的n阱即DN阱,其中与在所述NLDD区域下方的所述DN阱的深度相比,所述DN阱的深度在所述第一栅堆下方较浅。 |
地址 |
美国德克萨斯州 |