发明名称 |
存储器阵列的增强型电能节约 |
摘要 |
提供了一种存储器阵列,该存储阵列包含多个全局位线,使得每个位线与多个存储器单元耦接。该存储器阵列还包含多个预充电逻辑,使得每个预充电逻辑与该多个全局位线中的相关联的全局位线耦接。在存储器阵列中的识别逻辑与该多个预充电逻辑耦接。识别逻辑在每个时钟周期将预充电启动信号提供给该多个预充电逻辑的子集,使得预充电逻辑的该子集将与其关联的全局位线的子集预充电至电压源的电压电平,由此降低存储器阵列的功率消耗。 |
申请公布号 |
CN104054132A |
申请公布日期 |
2014.09.17 |
申请号 |
CN201280066041.X |
申请日期 |
2012.12.07 |
申请人 |
国际商业机器公司 |
发明人 |
O·奥萨马;R·萨特尔;S·佩尔;P·萨尔茨 |
分类号 |
G11C7/12(2006.01)I;G11C11/413(2006.01)I |
主分类号 |
G11C7/12(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
申发振 |
主权项 |
一种存储器阵列,包含:多个全局位线,其中每个位线与多个存储器单元耦接;多个预充电逻辑,其中每个预充电逻辑与所述多个全局位线中的相关联的全局位线耦接;以及与所述多个预充电逻辑耦接的识别逻辑,其中所述识别逻辑提供使所述多个预充电逻辑的子集能够将与其关联的所述多个全局位线的子集预充电至电压源的电压电平的预充电启动信号,并且其中所述识别逻辑在每个时钟周期将所述预充电启动信号发送给所述多个预充电逻辑的所述子集,由此降低所述存储器阵列的功率消耗。 |
地址 |
美国纽约 |