一种减小浮栅存储器位线漏电流的方法及其装置

摘要

本发明公开了一种减小浮栅存储器位线漏电流的方法及其装置，方法包括：在对存储阵列进行操作时，在选中的存储单元的字线上施加相应的操作电压，在未选中存储单元的字线上施加一个负电压，其中所述操作包括编程、读取和/或验证。进一步地，所述负电压小于0伏且大于负3伏，优选为负1伏。本发明提出了一种减小浮栅存储器位线漏电流的方法，减小了编程、读取以及验证操作中位线上的漏电流，能提高精度并增加芯片的可靠性。

主权项

一种减小浮栅存储器位线漏电流的方法，其特征在于，包括： 在对浮栅存储器的存储阵列进行操作时，在选中的存储单元的字线上施加相应的操作电压，在未选中存储单元的字线上施加一个负电压，其中所述操作包括编程、读取和/或验证。