一种AT指令处理方法、装置及系统

摘要

本发明公开了一种AT指令处理方法、装置及系统，用以实现AT指令的并行处理，降低AT指令阻塞时长，提高AT指令的处理效率。该方法为：应用处理器将预期处理时长超过设定阈值的AT指令加入至少两个指令队列中的第一指令队列，将预期处理时长未超过设定阈值的AT指令加入至少两个指令队列中总预期处理时长最小的指令队列中，根据指令队列与基带处理器的虚拟端口的对应关系，分别从各指令队列中获取AT指令通过其所属的指令队列对应的虚拟端口发送给基带处理器并行处理；应用处理器从相应的虚拟端口获取基带处理器返回的AT指令的处理结果，并从与所述虚拟端口相应的所述指令队列中删除获取处理结果的所述AT指令。

主权项

一种AT指令处理方法，其特征在于，包括：应用处理器根据AT指令的预期处理时长创建至少两个指令队列，所述至少两个指令队列中包括第一指令队列，将所述预期处理时长超过设定阈值的所述AT指令加入所述第一指令队列，将所述预期处理时长未超过设定阈值的所述AT指令加入所述至少两个指令队列中总预期处理时长最小的指令队列中；所述应用处理器确定所述指令队列与基带处理器的虚拟端口的对应关系，分别从各指令队列中获取所述AT指令，根据所述对应关系，将获取的所述AT指令通过该AT指令所属的指令队列对应的虚拟端口发送给所述基带处理器，由所述基带处理器并行处理通过各所述虚拟端口获取的所述AT指令，将所述AT指令的处理结果通过相对应的所述虚拟端口返回给所述应用处理器；所述应用处理器从所述虚拟端口获取所述AT指令的处理结果，并从与所述虚拟端口相应的所述指令队列中删除获取处理结果的所述AT指令。